UTMI+ с интерфейсом с малым количеством контактов (ULPI) Спецификация

Версия 1.1

20 октября 2004 г.

История изменений

Ревизия	Дата выпуска	Комментарий
0.9	12 ноября 2003 г.	Предварительная версия.
1.0rc1	3 января 2004 г.	Введены «режимы» интерфейса PHY. Обновлены временные параметры интерфейса. Уточнена синхронизация 4-битных данных. Уточнена отправка команд RX CMD и прерываний. Внедрена функция AutoResume. Перенаправление вывода int на вывод data(3) в 6-контактном последовательном режиме. Объяснение пороговых значений VBUS. Добавлена диаграмма T&MT и обновлен текст. Добавлен новый раздел с объяснением того, как PHY прерывается каналом связи (Link). Различные уточнения.
1.0rc2	13 января 2004 г.	Добавлена блок-схема. Ужесточены временные параметры интерфейса. Изменить протокол приостановки, чтобы он больше соответствовал UTMI. Добавлены SPKR_L и SPKR_MIC в список сигналов и разъем T&MT. Различные уточнения.
1.0rc3	19 января 2004 г.	Указано, что PHY должен отправить RX CMD после сброса. Время запуска тактовой частоты канала связи + PHY не более 5,6 мс для периферийного устройства теперь является обязательным. Задержка на выходе PHY уменьшена с 10 нс до 9 нс. Добавлены значения времени принятия решения о наличии связи для низкой скорости. Различные уточнения.
1.0	2 февраля 2004 г.	Версия 1.0rc3 принята в качестве выпуска 1.0.
1.1rc1	1 сентября 2004 г.	Различные уточнения и исправления, касающиеся значений времени удержания, отправки RXCMD, FsLsSerialMode, управления и мониторинга Vbus, сигналов Test_J и Test_K, режима низкого энергопотребления, отключения хоста, определения ID, пакетов HS SOF, прерываний, режима Carkit, защиты интерфейса, режима No SYNC/EOP, фильтрации состояния линии и функции AutoResume.
1.1rc2	4 октября 2004 г.	Перегруппирован текст в разделе 3.8.7.3. Обновлён список авторов.
1.1	20 октября 2004 г.	Версия 1.1rc2 принята в качестве выпуска 1.1.

Настоящая Спецификация распространяется исключительно в интересах юридически признанных Инициаторов, Принимающих сторон и Авторов Спецификации. Все права явно охраняются, включая, помимо прочего, права интеллектуальной собственности в рамках патентов, товарных знаков, авторских прав и коммерческой тайны. Соответствующее соглашение Инициатора, Принимающей стороны или Автора, заключенное между Инициаторами, Принимающими сторонами и Авторами, устанавливает условия использования ими Спецификации.

Инициаторы

ARC International Inc. Conexant
Systems, Inc. Mentor Graphics
Corporation Philips
SMSC
TransDimension, Inc.

Участники

Барт Вертентен	Philips
Батухан Окур	Philips
Билл Андерсон	Motorola
Билл Макинерни	TransDimension
Брайан Букер	Cypress
Крис Беланжер	ARC
Крис Колб	ARC
Крис Шелл	Филипс
Чунг Винг Ян	Philips
Дэйв Срока	Philips
Дэвид Ван	Philips
Дэвид Вутен	TransDimension
Эрик Кавамото	SMSC
Фарран Маккей	Philips
Фрэнк Фрейзер	Conexant
Фред Робертс	Synopsys
Хасан Фарук	Conexant
Хён Ли	TransDimension
Иэн Парр	Mentor
Джей Стэндифорд	TransDimension
Джером Тжиа	Philips
Марк Сондерс	Наставник
Мохамед Бенромдхане	Conexant
Морган Монкс	SMSC
Набиль Така	ISI
Питер Тенгстранд	ARC
Рамананд Мандаям	Conexant
Роб Дуглас	Mentor
Салим Мохамед	Synopsys
Шон Римейер	Philips (Автор)
Саймон Нгуен	
Сайпресс Субраманьям Санкаран	
	Philips
Сью Вининг	Texas Instruments
Терри Ремпл	Qualcomm
Тимоти Чен	Conexant
Винсент Чанг	Conexant

Вопросы следует направлять по электронной почте на адресlpcwg@boardrooms.org .

Содержание

1. Введение 1
1.1 Общие сведения 1
1.2 Правила именования 1
1.3 Аббревиатуры и термины 1
1.4 Ссылки 1

2. Универсальный интерфейс с небольшим количеством контактов 2
2.1 Общие сведения 2
2.2 Сигналы 2
2.3 Протокол 3
2.3.1 Права владения шиной 3
2.3.2 Передача данных 3
2.3.3 Прерывание передачи данных 4

3. Интерфейс UTMI+ Low Pin 5
3.1 Общие сведения 5
3.2 Сигналы 6
3.3 Блок-схема 7
3.4 Режимы 9
3.5 Включение питания и сброс 10
3.6 Уведомление о прерывании 10
3.7 Хронология 11
3.7.1 Тактовая частота 11
3.7.2 Управление и данные 13
3.8 Синхронный режим 15
3.8.1 Командные байты ULPI 15
3.8.2 Пакеты USB 18
3.8.3 Операции с регистрами 30
3.8.4 Прерывание передач ULPI 37
3.8.5 Операции с USB 39
3.8.6 Управление питанием Vbus (внутреннее и внешнее) 52
3.8.7 Работа в режиме OTG 52
3.9 Режим низкого энергопотребления 55
3.9.1 Определение линии данных для режима низкого энергопотребления 55
3.9.2 Переход в режим низкого энергопотребления 55
3.9.3 Выход из режима пониженного энергопотребления 56
3.9.4 Отказ от ложного возобновления работы 57
3.10 Последовательный режим полной скорости / низкой скорости (опционально) 58
3.10.1 Определение линии данных для FsLsSerialMode 58
3.10.2 Вход в режим FsLsSerialMode 59
3.10.3 Выход из режима FsLsSerialMode 60
3.11 Режим Carkit (опционально) 61
3.12 Защита входных сигналов PHY 62

4. Регистры 65
4.1 Схема регистров 65
4.2 Набор регистров мгновенного действия 67
4.2.1 Идентификатор поставщика и идентификатор продукта 67
4.2.2 Управление функциями 68
4.2.3 Управление интерфейсом 69
4.2.4 Управление OTG 71
4.2.5 Включение USB-прерывания по фронту нарастания 72
4.2.6 Включение прерывания USB по спадающему фронту 73
4.2.7 Состояние прерывания USB 74
4.2.8 Фиксация прерывания USB 75
4.2.9 Отладка 76
4.2.10 Регистр сброса 76
4.2.11 Управление Carkit 77
4.2.12 Задержка прерывания автокомплекта 77

4.2.13 Включение прерывания автокомплекта 78
4.2.14 Состояние прерывания автомобильного комплекта 78
4.2.15 Фиксация прерывания автомобильного комплекта 79
4.2.16 Управление импульсами автомобильного комплекта 79
4.2.17 Ширина положительного импульса передачи 80
4.2.18 Ширина отрицательного импульса передачи 80
4.2.19 Восстановление полярности при приеме 80
4.2.20 Зарезервировано 81
4.2.21 Доступ к расширенному набору регистров 81
4.2.22 Специфично для поставщика 81
4.3 Расширенный набор регистров 81
4.4 Настройки регистров для всех режимов передачи сигналов вверх и вниз по цепочке 81

5. Разъем T&MT 83
5.1 Общие сведения 83
5.2 Технические характеристики дочерней платы (UUT) 83

Рисунки

Рисунок 1 – Схема принадлежности общих данных шины LPI 3
Рисунок 2 – Общая передача данных по LPI с последующим приёмом данных 3
Рисунок 3 — Канал связи активирует сигнал stp для приостановки приёма данных 4
Рисунок 4 — Создание системы ULPI с использованием оберток 5
Рисунок 5 — Блок-схема физического уровня ULPI 7
Рисунок 6 – Плоскости измерения джиттера 12
Рисунок 7 – Диаграмма синхронизации ULPI 13
Рисунок 8 – Синхронизация 4-разрядного интерфейса данных по сравнению с 8-разрядным интерфейсом 14
Рисунок 9 — Отправка команды RX CMD 17
Рисунок 10 – Передача данных по USB (NOPID) 18
Рисунок 11 — Передача данных по USB (PID) 19
Рисунок 12 — PHY посылает команду RX CMD для указания EOP (временные параметры линий FS/LS не в масштабе)....20
Рисунок 13 — Имитация ошибки передачи данных по USB на полной/низкой скорости (временные параметры не в масштабе)21
Рисунок 14 — Приём данных по USB при предыдущем низком состоянии сигнала dir....22
Рисунок 15 — Приём данных по USB при предыдущем высоком уровне сигнала dir....23
Рисунок 16 — Ошибка приёма данных по USB, обнаруженная в середине пакета 24
Рисунок 17 — Ошибка приёма данных по USB во время передачи последнего байта 25
Рисунок 18 — Длина битов USB HS, FS и LS относительно тактовой частоты....26
Рисунок 19 – Время между передачами пакетов в режиме HS 29
Рисунок 20 — Время между приёмом и передачей пакетов в режиме HS. 29
Рисунок 21 — Запись в регистр 30
Рисунок 22 — Чтение из регистра 31
Рисунок 23 — Прерывание чтения или записи в регистр при приёме данных по USB во время передачи байта TX CMD 31
Рисунок 24 — Цикл обратного чтения регистра или цикл записи данных в регистр, прерванный приемом данных по USB....32
Рисунок 25 — Прием данных по USB происходит в том же цикле, что и считывание данных из регистра. Прием данных по USB задерживается. 33
Рисунок 26 — Чтение регистра, за которым сразу следует приём данных по USB 33
Рисунок 27 — Запись в регистр, за которой сразу следует приём данных по USB во время установки сигнала stp 34
Рисунок 28 — Чтение регистра, за которым следует приём данных по USB 34
Рисунок 29 — Запись в расширенный регистр 35
Рисунок 30 — Чтение расширенного регистра 35
Рисунок 31 — Прерывание чтения расширенного регистра при приёме данных по USB во время цикла расширенного адреса36
Рисунок 32 — Прерывание работы PHY вследствие установки сигналом Link состояния stp. Link выполняет запись в регистр или передачу данных по USB. 37
Рисунок 33 — Прерывание PHY вследствие установки сигналом stp со стороны Link. Link выполняет чтение регистра. 38
Рисунок 34 — Link прерывает работу PHY. Link не может подать сигнал TX CMD. PHY повторно устанавливает сигнал dir....38
Рисунок 35 – Последовательность обмена сигналами обнаружения высокоскоростного режима (Chirp) (временные параметры не в масштабе) 40
Рисунок 36 — Последовательность преамбулы (временные параметры D+/D- не в масштабе) 41
Рисунок 37 – Приостановка и возобновление работы LS (временные параметры не в масштабе)....43
Рисунок 38 — Приостановка и возобновление работы FS (временные параметры не в масштабе)....44
Рисунок 39 — Приостановка и возобновление работы HS (временные параметры не в масштабе)....46
Рисунок 40 — Дистанционное пробуждение на низкой скорости из режима пониженного энергопотребления (временные параметры не в масштабе) 47
Рисунок 41 — Дистанционное пробуждение на полной скорости из режима пониженного энергопотребления (временные параметры не в масштабе) 48
Рисунок 42 — Вывод из режима пониженного энергопотребления с помощью высокоскоростного удаленного сигнала пробуждения (временные параметры не в масштабе)....49
Рисунок 43 – Сигнализация автоматического возобновления работы (временные параметры не в масштабе)....50
Рисунок 44 – Передача USB-пакета, когда OpMode установлен в 11b. 51
Рисунок 45 – Источник индикации RX CMD VA_VBUS_VLD ≤ Vbus....54
Рисунок 46 — Переход в режим пониженного энергопотребления 55
Рисунок 47 – Выход из режима пониженного энергопотребления при подаче выходного тактового сигнала PHY 56
Рисунок 48 — Выход из режима пониженного энергопотребления при подаче входного тактового сигнала модулем Link 56
Рисунок 49 — PHY остается в режиме пониженного энергопотребления, когда сигнал stp сбрасывается до начала подачи тактового сигнала....57
Рисунок 50 — PHY вновь переходит в режим пониженного энергопотребления, когда сигнал stp сбрасывается до сброса сигнала dir....57
Рисунок 51 — Поведение интерфейса при входе в последовательный режим и отключении тактового сигнала....59
Рисунок 52 — Поведение интерфейса при входе в последовательный режим и при сохраняющемся питании тактового генератора....59
Рисунок 53 — Поведение интерфейса при выходе из последовательного режима при остановке тактового генератора 60
Рисунок 54 – Поведение интерфейса при выходе из последовательного режима при работающем тактовом генераторе....60
Рисунок 55 – Защита интерфейса PHY при работающем тактовом генераторе....62
Рисунок 56 — Последовательность включения питания, когда PHY включается раньше канала связи. Интерфейс защищен. .63
Рисунок 57 — PHY автоматически выходит из режима пониженного энергопотребления при защищённом интерфейсе....63
Рисунок 58 — Канал связи возобновляет управление шиной ULPI и устанавливает сигнал stp, поскольку тактовая частота не работает....64

Рисунок 59 — Последовательность включения питания, когда канал включается раньше PHY (каналы, совместимые с ULPI 1.0) 64
Рисунок 60 — Рекомендуемая конфигурация дочерней платы (не в масштабе) 83

Таблицы

Таблица 1 – Сигналы универсального интерфейса LPI 2
Таблица 2 – Сигналы интерфейса PHY 6
Таблица 3 — Сводная таблица режимов 9
Таблица 4 — Параметры тактовой синхронизации 11
Таблица 5 — Хронология интерфейса ULPI 13
Таблица 6 — Формат байта команды передачи (TX CMD) 15
Таблица 7 — Формат байта команды приёма (RX CMD) 16
Таблица 8 — Время между пакетами в спецификации USB 26
Таблица 9 — Задержки в конвейере PHY 27
Таблица 10 — Время принятия решений на канале связи 28
Таблица 11 — Биты управления питанием регистра управления OTG 52
Таблица 12 — Пороги сравнителя Vbus 52
Таблица 13 — Условия перегрузки по току для сигнала RX CMD VbusValid 53
Таблица 14 — Индикаторы Vbus в RX CMD, необходимые для типовых приложений 54
Таблица 15 — Сопоставление сигналов интерфейса в режиме низкого энергопотребления 55
Таблица 16 — Сопоставление сигналов последовательного режима для 6-контактного разъема FsLsSerialMode 58
Таблица 17 — Сопоставление сигналов в последовательном режиме для 3-контактного разъема FsLsSerialMode 58
Таблица 18 — Сопоставление сигналов Carkit 61
Таблица 19 — Карта регистров 66
Таблица 20 — Условные обозначения доступа к регистрам 67
Таблица 21 — Описание регистров «Идентификатор поставщика» и «Идентификатор продукта» 67
Таблица 22 — Регистр управления функциями 68
Таблица 23 — Регистр управления интерфейсом 70
Таблица 24 — Регистр управления OTG 71
Таблица 25 — Регистр включения прерываний USB по фронту нарастания 72
Таблица 26 — Регистр включения прерываний USB по спадающему фронту сигнала 73
Таблица 27 — Регистр состояния прерываний USB 74
Таблица 28 — Регистр фиксации прерываний USB 75
Таблица 29 — Правила установки битов регистра фиксации прерываний 75
Таблица 30 — Регистр отладки 76
Таблица 31 — Регистр рабочей памяти 76
Таблица 32 — Регистр управления Carkit 77
Таблица 33 — Регистр задержки прерываний Carkit 77
Таблица 34 — Регистр разрешения прерываний Carkit 78
Таблица 35 — Регистр состояния прерываний Carkit 78
Таблица 36 — Регистр фиксации прерываний Carkit 79
Таблица 37 — Управление импульсами Carkit 79
Таблица 38 — Ширина положительного импульса передачи 80
Таблица 39 — Ширина отрицательного импульса передачи 80
Таблица 40 — Восстановление полярности при приеме 81
Таблица 41 — Режимы сигнализации в восходящем и нисходящем направлениях 82
Таблица 42 — Вид выводов разъема T&MT 84
Таблица 43 — Расположение выводов разъема T&MT 84
Таблица 44 — Описание контактов разъема T&MT 85

1. Введение

1.1 Общие положения

В главе 2 настоящей спецификации определяется общий интерфейс PHY.

В главе 3 этот универсальный интерфейс применяется к протоколу UTMI+, что позволяет уменьшить количество выводов для дискретных реализаций USB-трансиверов, поддерживающих пространства приложений On-The-Go, хоста и периферийных устройств.

1.2 Соглашение об именовании

Выделение в обычном описательном тексте осуществляется с помощью подчеркнутого шрифта Arial, например, must. Названия сигналов обозначаются строчными буквами жирного шрифта Arial, например, **clk**.
Регистры обозначаются заглавными буквами в начале слова, жирным шрифтом Arial, например **OTG Control**.
Биты регистров обозначаются заглавными буквами, жирным курсивом шрифта Arial, например ***USB Interrupt Enable Falling***.

1.3 Аббревиатуры и термины

Устройство A	Устройство со штекером Standard-A или Mini-A, вставленным в гнездо
Устройство B	Устройство, в разъем которого вставлен штекер Standard-B или Mini-B. DRD Устройство двойного назначения
FPGA	Программируемая матрица логических элементов
FS	Full Speed
HNP	Протокол согласования с хостом
HS	Высокая скорость
Link	ASIC, SIE или FPGA, подключаемая к приемопередатчику ULPI
LPI	Интерфейс с малым количеством выводов
LS	Низкоскоростной
OTG	On-The-Go
PHY	Физический уровень (приемопередатчик)
PLL	Фазовый синхронизатор
SE0	Односторонний нулевой
SIE	Модуль последовательного интерфейса
SRP	Протокол запроса сеанса
T&MT	Тестер приемопередатчиков и макроячеек
ULPI	UTMI+ — интерфейс с малым количеством выводов
USB	Универсальная последовательная шина
USB-IF	Форум разработчиков USB
UTMI	Интерфейс макроячейки приемопередатчика USB 2.0
UUT	Тестируемое устройство

1.4 Ссылки

[Ссылка 1] Спецификация универсальной последовательной шины, версия 2.0
[Ссылка 2] Дополнение «On-The-Go» к спецификации USB 2.0, версия 1.0a [Ссылка 3] Спецификация макроячеечного интерфейса приемопередатчика USB 2.0 (UTMI), версия 1.05 [Ссылка 4] Спецификация UTMI+, версия 1.0
[Ссылка 5] CEA-2011, Спецификация приемопередатчика OTG
[Ссылка 6] CEA-936A, Спецификация аналогового интерфейса автомобильного комплекта Mini-USB
[Ссылка 7] Спецификация интерфейса тестера трансивера и макроячейки USB 2.0 (T&MT), версия 1.2

2. Универсальный интерфейс с малым количеством выводов

2.1 Общие сведения

В данном разделе описывается универсальный интерфейс с малым количеством выводов (LPI) между каналом связи (Link) и физическим уровнем (PHY). Определяются сигналы интерфейса и описывается базовый протокол связи. Универсальный интерфейс может использоваться в качестве общей отправной точки для определения множества интерфейсов, специфичных для конкретных приложений.

В главе 3 дано определение интерфейса UTMI+ с малым количеством выводов (ULPI), который основан на описанном здесь универсальном интерфейсе. При реализации ULPI определения, приведенные в главе 3, имеют приоритет над любыми определениями, приведенными в главе 2.

2.2 Сигналы

Сигналы интерфейса приемопередатчика LPI описаны в таблице 1. Описываемый здесь интерфейс является универсальным и может использоваться для передачи множества различных типов данных. В зависимости от конкретного применения поток данных может использоваться для передачи и приёма пакетов, доступа к набору регистров, генерации прерываний и даже для переопределения самого интерфейса. Все сигналы интерфейса являются синхронными, когда **тактовый сигнал** переключается, и асинхронными, когда **тактовый сигнал** не переключается. Определение потока данных зависит от конкретного приложения и должно явно задаваться для каждого прикладного пространства в целях обеспечения совместимости.

Сигналы управления **dir**, **stp** и **nxt** заданы исходя из предположения, что физический уровень (PHY) является ведущим устройством шины данных. При необходимости в реализации можно определить канал связи (Link) в качестве ведущего устройства. Если канал связи является ведущим устройством интерфейса, направление сигналов управления и протокол должны быть обращены.

Сигнал	Направление	Описание
Интерфейс PHY		
clock	B/B	Тактовая частота интерфейса. Допускается работа в обоих направлениях. Все сигналы интерфейса синхронизированы по **тактовой частоте**.
данные	B/B	Двунаправленная шина данных, которая в режиме ожидания устанавливается в низкий уровень сигналом Link. Право на использование шины определяется сигналом **dir**. Link и PHY инициируют передачу данных, подавая на шину данных последовательность, отличную от нуля. LPI определяет временные параметры интерфейса для передачи данных по одному фронту **сигнала тактовой частоты** (по нарастающему фронту). В реализации может быть дополнительно определена передача данных по обоим фронтам **сигнала тактовой частоты** (по нарастающему и спадающему фронтам).
dir	OUT	Направление. Управляет направлением шины **данных**. Когда PHY имеет данные для передачи в Link, он устанавливает **сигнал dir** в высокий уровень, чтобы получить контроль над шиной. Когда у PHY нет данных для передачи, он устанавливает **сигнал dir** в низкий уровень и отслеживает активность на шине со стороны Link. PHY устанавливает **сигнал dir** в высокий уровень всякий раз, когда интерфейс не может принимать данные от Link. Например, когда внутренняя фазовая петля (PLL) PHY нестабильна.
stp	IN	Остановка. Link активирует этот сигнал на 1 такт, чтобы остановить поток данных, находящийся в данный момент на шине. Если Link отправляет данные в PHY, **сигнал stp** указывает, что последний байт данных находился на шине в предыдущем цикле. Если PHY отправляет данные в Link, **сигнал stp** заставляет PHY завершить передачу, сбросить **уровень dir** и передать контроль над шиной данных Link.
nxt	OUT	Следующий. PHY активирует этот сигнал для регулирования потока данных. Когда Link отправляет данные в PHY, **сигнал nxt** указывает, что текущий байт был принят PHY. Link выводит следующий байт на шину данных в следующем тактовом цикле. Когда PHY отправляет данные в Link, **сигнал nxt** указывает, что для Link доступен новый байт.

Таблица 1 — Сигналы общего интерфейса LPI

2.3 Протокол

2.3.1 Право владения шиной

Физический уровень (PHY) является ведущим устройством двунаправленной шины данных LPI. Право владения шиной данных определяется сигналом **dir**, поступающим от PHY, как показано на рисунке 1. Когда уровень сигнала **dir** низкий, модуль Link может передавать данные по шине. Когда уровень сигнала dir высокий, PHY может передавать данные по шине. Изменение уровня **сигнала dir** вызывает цикл переключения на шине, во время которого ни Link, ни PHY не могут передавать данные по шине. Поведение данных во время цикла переключения не определено и должно игнорироваться как модулем Link, так и модулем PHY.

Сигнал **dir** может использоваться для непосредственного управления буферами вывода данных как модуля PHY, так и модуля Link.




Рисунок 1 — Общие правила владения шиной данных LPI

2.3.2 Передача данных

Как показано в первой половине рисунка 2, в режиме ожидания модуль Link постоянно устанавливает на шине данных значение 00h. Модуль Link передает данные в PHY, подавая на шину данных значение, отличное от нуля. Чтобы сигнализировать об окончании передачи данных, модуль Link активирует **сигнал stp** в цикле, следующем за последним байтом данных.

На второй половине рисунка 2 модуль Link принимает данные, когда PHY активирует **сигнал dir**. PHY активирует **dir** только тогда, когда у него есть данные для отправки модулю Link, а в остальное время держит **dir** в низком состоянии. PHY передает данные модулю Link после цикла разворота.

Сигнал **nxt** может использоваться PHY для регулирования потока данных во время передачи и приёма. Во время передачи **сигнал nxt** может активироваться в том же цикле, в котором Link активирует **сигнал stp**.




Рисунок 2 — Общая передача данных по протоколу LPI с последующим приемом данных

2.3.3 Прерывание передачи данных

Физический уровень (PHY) может активировать **сигнал dir**, чтобы прервать любую передачу данных, осуществляемую каналом связи. Если каналу связи необходимо прервать прием данных от физического уровня, он активирует **сигнал stp** на один такт, как показано на рисунке 3. Это заставляет физический уровень безоговорочно[1] отключить **сигнал dir** и принять завершение передачи данных от канала связи. Физический уровень может повторно активировать **сигнал dir** только после завершения передачи данных от канала связи.




Рисунок 3 — Канал связи активирует сигнал stp для приостановки приема данных

[1] Физический уровень (PHY) не сбрасывает **сигнал dir,** если интерфейс ULPI не готов к работе. Например, если внутренний фазовый синхронизатор (PLL) нестабилен.

3. Интерфейс UTMI+ с низким уровнем сигнала

3.1 Общие сведения

В данном разделе описывается, как любое ядро UTMI+ можно «обернуть» для преобразования его в интерфейс LPI с меньшим количеством выводов. В качестве отправной точки используется общий интерфейс, описанный в главе 2. Положения данного раздела всегда имеют приоритет над тем, что указано в главе 2. Хотя в данной спецификации подробно описана поддержка UTMI+ уровня 3, разработчики PHY могут выбрать поддержку любого из уровней, определенных в UTMI+.

ULPI определяет интерфейс «PHY–Link» из 8 или 12 сигналов, что позволяет использовать вариант с меньшим количеством выводов для подключения к внешнему трансиверу, который может быть основан на спецификации UTMI+. Сокращение количества выводов достигается за счёт доступа к относительно статическим сигналам UTMI+ через регистры и за счёт предоставления двунаправленной шины данных, которая передаёт данные USB и обеспечивает доступ к данным регистров на трансивере ULPI.

Настоящая спецификация опирается на концепции и терминологию, определённые в спецификации UTMI+ [Ссылка 4]. В частности, если конструкция физического уровня (PHY) ULPI основана на внутреннем ядре UTMI+, то это ядро должно реализовывать следующие функции UTMI+.

- **Состояние линии (Linestate)** должно точно отражать **сигналы D+/D-** с погрешностью не более 2–3 тактов. Решение об использовании **Linestate** для синхронизации событий шины остается за разработчиками каналов связи.
- Фильтрация для предотвращения появления ложных состояний SE0/SE1 в **Linestate** из-за сдвига между **D+** и **D**-. В режиме Low Speed требуется фильтрация длительностью 14 тактов, а в режимах Full Speed и Hi-Speed — 2 такта.
- Физический уровень (PHY) должен внутренне блокировать канал приёма USB во время передачи. Канал приёма может быть разблокирован при обнаружении сигнала внутреннего подавления (Squelch) (HS) или сигнала SE0-to-J (FS/LS).
- **Сигнал TxReady** должен использоваться для всех типов передаваемых данных, включая Chirp.
- Из-за шума на шине USB возможно, что **сигнал RxActive** активируется, а затем деактивируется без получения каких-либо действительных данных, при этом **сигнал RxValid** не активируется. Канал связи должен работать нормально при таких активациях **RxActive** без данных.

Как показано на рисунке 4, физический уровень (PHY) или канал связи (Link), основанные на данной спецификации, могут быть реализованы в виде практически прозрачной оболочки вокруг существующих IP-ядер UTMI+, сохраняя исходную синхронизацию пакетов UTMI+, при этом сокращая количество выводов и оставляя всю функциональность без изменений. Это не следует понимать как утверждение о невозможности других реализаций.




Рисунок 4 — Создание системы ULPI с использованием обёртковых модулей

3.2 Сигналы

В таблице 2 описан интерфейс ULPI на уровне PHY. PHY всегда является ведущим устройством шины ULPI. Сигналы USB и прочие могут варьироваться в зависимости от конкретной реализации и приводятся лишь в качестве ориентира для разработчиков PHY.

Сигнал	Направление	Описание
Интерфейс PHY		
Тактовый сигнал	Ввод/вывод	Тактовая частота интерфейса. Физический уровень (PHY) должен обеспечивать выходной тактовый сигнал частотой 60 МГц. Поддержка входного тактового сигнала частотой 60 МГц не является обязательной. Если физический уровень (PHY) поддерживает оба направления тактовой синхронизации, он не должен использовать сигналы управления и передачи данных ULPI для установки направления тактовой синхронизации.
данные	Ввод/вывод	Шина данных. Устанавливается в 00h каналом связи, когда шина ULPI находится в режиме ожидания. Допускаются две ширины шины: • 8-битные данные, синхронизированные по нарастающему фронту **тактового сигнала**. • (Опционально) 4-разрядные данные, синхронизированные по нарастающему и спадающему фронтам **тактового сигнала**.
dir	OUT	Управляет направлением шины **данных**[2] . PHY устанавливает **dir** в высокий уровень всякий раз, когда интерфейс не может принимать данные от Link. Например, когда внутренняя PLL нестабильна. Это применимо независимо от того, является ли источником тактовой частоты Link или PHY.
stp	IN	Link должен активировать **сигнал stp** для обозначения окончания пакета передачи USB или операции записи в регистр, а также, при необходимости, для остановки любого приема. Сигнал **stp** должен быть активирован в цикле, следующем за появлением последнего байта данных на шине.
nxt	OUT	Физический уровень (PHY) активирует **сигнал nxt** для регулирования скорости передачи всех типов данных, за исключением данных чтения из регистров и команды **RX CMD**. Этот сигнал идентичен сигналу **RxValid** во время приема данных по USB и **сигналу TxReady** во время передачи данных по USB. Физический уровень (PHY) также одновременно активирует **сигналы nxt** и **dir** для указания активности приема данных по USB (**RxActive**), если ранее **уровень dir** был низким. Физическому уровню (PHY) не разрешается активировать **сигнал nxt** в течение первого цикла после подачи команды **TX CMD** со стороны канала связи (Link).
Интерфейс USB		
D+	Ввод/вывод	Контакт **D+** USB-кабеля. Обязателен.
D-	Ввод/вывод	Контакт **D-** USB-кабеля. Обязателен.
ID	IN	Контакт **ID** USB-кабеля. Требуется для физических уровней с поддержкой OTG.
VBUS	Ввод/вывод	Контакт **VBUS** USB-кабеля. Требуется для физических уровней с поддержкой OTG. Требуется для управления VBUS и компараторами VBUS.
Разное		
XI	IN	Вывод входа кварцевого резонатора. Производители должны указывать поддерживаемые частоты кварцевых резонаторов.
XO	OUT	Выходной вывод кварца.
C+	Ввод/вывод	Положительный вывод конденсатора зарядного насоса.
C-	Ввод/вывод	Отрицательная клемма конденсатора зарядного насоса.
SPKR_L	IN	Дополнительный входной сигнал левого/монодинамика автомобильного комплекта.
SPKR_MIC	Ввод/вывод	Дополнительный входной сигнал правого динамика или выходной сигнал микрофона автомобильного комплекта.
RBIAS	Ввод/вывод	Резистор тока смещения.

Таблица 2 — Сигналы интерфейса PHY

[2] Разработчикам оболочек UTMI+ следует учитывать, что управление шиной данных было изменено по сравнению с UTMI, чтобы прием данных USB не прерывался каналом связи.

3.3 Блок-схема

Пример блок-схемы PHY ULPI приведён на рисунке 5. Этот пример основан на внутреннем ядре UTMI+ уровня 3 [ссылка 4], которое может взаимодействовать с ядрами периферийных устройств, хоста и канала On-The-Go. Описание каждого основного блока приведено ниже.




Рисунок 5 — Блок-схема физического уровня ULPI

Ядро PHY уровня 3 стандарта UTMI+

PHY-модуль ULPI может содержать ядро, совместимое с любым уровнем UTMI+ [Ссылка 4]. Сигналы для 16-разрядных шин данных в ULPI не поддерживаются. Хотя на рисунке 5 показаны типовые блоки ядра UTMI+ уровня 3, поставщик PHY-модуля должен указать предполагаемый уровень UTMI+ и обеспечить функциональность, необходимую для соответствия этому уровню.

Оболочка PHY ULPI

Оболочка PHY ULPI, представленная на рис. 5, сводит интерфейс UTMI+ к интерфейсу с низким количеством выводов (Low Pin Interface), описанному в данном документе. Все сигналы, показанные на ядре PHY UTMI+ уровня 3, сводятся к сигналам интерфейса ULPI: **clock**, **data**, **dir**, **stp** и **nxt**. В карте регистров хранятся относительно статические сигналы интерфейса UTMI+.

Кварцевый генератор и PLL

Когда к PHY подключен кварцевый генератор, внутренние тактовые сигналы и внешний тактовый сигнал интерфейса 60 МГц генерируются внутренней PLL. Если кварцевый генератор не подключен, PHY может по выбору генерировать внутренние тактовые сигналы на основе входного тактового сигнала 60 МГц, поступающего от канала связи.

Общее смещение

Внутренние аналоговые схемы требуют точного тока смещения. Обычно он генерируется с помощью внешнего точного опорного резистора.

DrvVbusExternal и ExternalVbusIndicator

PHY может опционально управлять внешним источником питания VBUS через опциональный вывод DrvVbusExternal. Например, внешним источником питания может быть зарядный насос или источник питания 5 В, управляемый с помощью силового переключателя. Внешний источник питания управляется битами ***DrvVbus*** и опциональным битом ***DrvVbusExternal*** в регистре **управления OTG**. Полярность выходного вывода DrvVbusExternal зависит от конкретной реализации.

Если предусмотрено управление внешним источником VBUS, PHY может опционально выдавать сигнал обратной связи от источника питания VBUS на опциональный вывод ExternalVbusIndicator. Если этот вывод предусмотрен, его использование определяется опциональными битами управления в регистрах **OTG Control** и **Interface Control**. Более подробную информацию см. в разделе 3.8.6.3.

Сброс при включении питания

В PHY должна быть предусмотрена схема сброса при включении питания. При первом подаче питания на PHY сброс при включении питания сбрасывает все схемы и переводит интерфейс ULPI в рабочее состояние.

Опция «Carkit»

Физический уровень (PHY) может опционально поддерживать режим «Carkit» [Ссылка 6]. В режиме «Carkit» PHY маршрутизирует сигналы динамика и микрофона между каналом связи и USB-кабелем. В монорежиме «Carkit» на вход **SPKR_L** поступает монофонический сигнал динамика, а на выход **SPKR_MIC** — сигнал микрофона **MIC**. В стереорежиме «Carkit» на вход **SPKR_L** поступает сигнал левого динамика, а на вход **SPKR_MIC** — сигнал правого динамика **SPKR_R**.

3.4 Режимы

Интерфейс ULPI может работать в одном из пяти независимых режимов, перечисленных в таблице 3. По умолчанию интерфейс находится в синхронном режиме. Другие режимы включаются с помощью битов в регистрах **управления функциями** и **управления интерфейсом**. В синхронном режиме шина данных передает команды и данные. В других режимах выводы данных переопределяются с другой функциональностью. Синхронный режим и режим низкого энергопотребления являются обязательными.

Название режима	Описание режима
Синхронный режим	Это обычный режим работы. Тактовый генератор работает и обеспечивает стабильную работу в соответствии с характеристиками, определёнными в разделе 3.6. Интерфейс ULPI передаёт команды и данные, синхронизированные с **тактовым сигналом**.
Режим низкого энергопотребления	Физический уровень (PHY) отключается, а тактовый генератор останавливается. PHY поддерживает **сигнал dir** в активном состоянии, а шина данных переназначается для передачи ***состояния линии (LineState)*** и прерываний. Дополнительную информацию см. в разделе 3.9.
6-контактный последовательный режим FS/LS (опционально)	Шина данных переназначается для работы в 6-контактном последовательном режиме, включая 6 контактов для передачи и приёма последовательных данных USB и 1 контакт для сигнализации событий прерываний. Тактовый генератор может быть включён или отключён. Данный режим действителен только для реализаций с 8-разрядной шиной данных. Дополнительную информацию см. в разделе 3.10.
3-контактный последовательный режим FS/LS (опционально)	Шина данных переопределяется в 3-контактный последовательный режим, включающий 3 контакта для передачи и приема последовательных данных USB и 1 контакт для сигнализации событий прерывания. Тактовый сигнал можно включить или отключить. Дополнительную информацию см. в разделе 3.10.
Режим Carkit (опционально)	Шина данных перенастраивается в режим Carkit [Ссылка 6], включая 2 контакта для последовательных данных UART и 1 контакт для сигнализации событий прерываний. Тактовый генератор может быть опционально остановлен. Дополнительную информацию см. в разделе 3.11.

Таблица 3 — Сравнение режимов

3.5 Включение питания и сброс

ULPI PHY оснащён внутренней схемой сброса при включении питания, которая при включении питания сбрасывает всю логику, включая ядро UTMI+, интерфейс ULPI и регистры.

После включения питания и начала переключения тактового сигнала модуль Link должен выполнить сброс PHY путем записи в бит ***сброса*** в регистре **управления функциями**. Когда этот бит установлен, приемопередатчик активирует **сигнал dir** и выполняет сброс цифрового ядра. По завершении сброса PHY деактивирует **сигнал dir** и автоматически сбрасывает бит ***сброса*** в регистре **управления функциями**. После снятия **сигнала dir** PHY должен немедленно повторно подать сигнал **dir** и отправить обновление **RX CMD** в модуль Link.

Во время сброса шина данных управляется PHY, однако данные в этом случае не определены и не должны интерпретироваться модулем Link. Модуль Link не должен пытаться получить доступ к PHY до тех пор, пока сброс не завершится и **сигнал dir** не будет снят. ***Сброс*** не влияет на интерфейс ULPI и регистры, если иное не указано в определениях регистров в главе 4.

Дополнительные требования к включению питания и сбросу изложены в разделе 3.12.

3.6 Уведомление о прерывании

В любом режиме PHY способен обнаруживать события прерываний и уведомлять Link о том, что произошло событие прерывания. Уведомления о событиях прерываний включаются с помощью регистров **USB Interrupt Enable Rising**, **USB Interrupt Enable Falling** и **Carkit Interrupt Enable**. Если прерывание включено, PHY должен подавать питание на необходимые схемы независимо от того, в каком режиме находится PHY. Единственными исключениями являются прерывание ***HostDisconnect***, которое действует только в синхронном режиме, и прерывание ***IdGnd,*** управление которым осуществляется реги***стром IdPullup***. Чтобы обеспечить обнаружение прерываний при отключении **тактового** сигнала, канал связи должен включать обработку как нарастающего, так и спадающего фронтов.

Если канал связи находится в синхронном режиме, событие прерывания заставляет PHY отправить байт **RX CMD** в канал связи; если канал связи не находится в синхронном режиме, событие прерывания заставляет PHY активировать вывод **int**. Когда канал связи обнаруживает, что **вывод int** активирован, он включает тактовый генератор (если он отключен), а затем считывает регистры **USB Interrupt Latch** и **Carkit Interrupt Latch,** чтобы определить источник прерывания.

3.7 Хронология

3.7.1 Тактовая частота

Характеристики тактовой частоты приведены в таблице 4. Характеристики для 8-разрядных периферийных устройств взяты из UTMI [ссылка 3]. Для опционального 4-разрядного интерфейса добавлены новые временные параметры. ULPI также вводит несколько новых параметров, которые должны быть заполнены поставщиком PHY. Если PHY поддерживает опциональный входной тактовый сигнал, то тактовая частота канала связи должна соответствовать требованиям таблицы 4 и любым требованиям, специфичным для конкретного поставщика.

Параметр		Символ	Мин.	Номинальное	Макс	Единицы
Частота (первый переход)	8 бит ±10 %	FSTART_8BIT	54	60	66	МГц
	4-разрядный ±5 %[1]	FSTART_4BIT	57	60	63	
Частота (в установившемся режиме) ±500 ppm		FSTEADY	59,97	60	60,03	МГц
Коэффициент заполнения (первый переход)	8 бит ±10 %	DSTART_8BIT	40	50	60	%
	4-разрядный ±5 %[1]	DSTART_4BIT	45	50	55	
Коэффициент заполнения цикла (в установившемся режиме) ±500 ppm		DSTEADY	49,975	50	50,025	%
Время, необходимое для достижения установившейся частоты и коэффициента заполнения после первого перехода		TSTEADY			1,4	мс
Время запуска тактового генератора после снятия сигнала ***SuspendM***	Периферийное устройство [2]	TSTART_DEV			5,6	мс
	Хост [3]	TSTART_HOST				
Время подготовки PHY после первого перехода входного тактового сигнала [4]		TPREP				мкс
Джиттер		TJITTER				пс
Время нарастания и спада		TRISE/TFALL				нс

Таблица 4 — Параметры синхронизации тактового генератора

[1] Частота 4-разрядного тактового сигнала и коэффициент заполнения были уменьшены на 5 % для обеспечения пригодного к использованию спадающего фронта тактового сигнала.

[2] Время запуска тактового генератора периферийного устройства рассчитывается с учётом требований к синхронизации чирпа и взято из спецификации UTMI [Ссылка 3], раздел 5.22.2.3.

[3] Время запуска тактового генератора хоста должно быть указано поставщиком PHY. Рекомендуется время запуска менее 1 мс для соблюдения временных характеристик возобновления работы. Если PHY используется в качестве хоста и тактовый генератор интерфейса не может быть спроектирован так, чтобы быть готовым к работе в течение 1 мс, он должен автоматически передавать сигналы возобновления работы внутренне. Это проиллюстрировано в разделе 3.8.5.4.4.

[4] Если PHY поддерживает опциональную функцию входного тактового сигнала, поставщик PHY должен указать время подготовки. Физический уровень должен синхронизировать свою фазовую петлю (PLL) и быть готовым принять команду передачи от канала связи к указанному моменту времени. Это проиллюстрировано на рисунке 48. Время запуска тактового генератора канала связи, сложенное со временем подготовки физического уровня, должно соответствовать времени запуска периферийного устройства, равному 5,6 мс (спецификация UTMI [ссылка 3], раздел 5.22.2.3). Для хоста рекомендуется общее время запуска, равное 1 мс.

3.7.1.1 Выходной тактовый сигнал

Физический уровень (PHY) должен быть способен генерировать выходной тактовый сигнал и соответствовать требованиям, приведенным в таблице 4.

Характеристики выходного тактового сигнала для 8-разрядного периферийного устройства соответствуют спецификации UTMI [ссылка 3]. Частота в установившемся режиме (FSTEADY) обеспечивает точность ±500 ppm, как того требуют данные USB Hi-Speed. Время запуска (TSTART_DEV) позволяет периферийному устройству разбудить свой тактовый генератор и завершить передачу сигнала Chirp-K в течение максимально допустимого времени 7 мс (TSTART_DEV + TSTEADY).

Для хоста с 8-разрядной шиной данных ULPI определяет новое время запуска выходного тактового сигнала (TSTART_HOST). Когда USB-хост обнаруживает сигнал удаленного пробуждения, он должен активировать свой тактовый генератор и начать передачу сигнала resume-K в течение максимально допустимого времени 1 мс. Это значение должно быть указано производителем физического уровня (PHY).

Для опционального 4-разрядного интерфейса данных в качестве тактового сигнала используются как нарастающий, так и спадающий фронты. Чтобы обеспечить пригодный для использования спадающий фронт, стандарт ULPI снижает требования к частоте (FSTART_4BIT) и коэффициенту заполнения (DSTART_4BIT) на 5 %.

Во всех случаях выходной тактовый сигнал должен останавливаться, когда физический уровень (PHY) находится в режиме ожидания или когда **тактовый сигнал** не является «пригодным для использования».

3.7.1.2 Входной тактовый сигнал (опционально)

Физический уровень (PHY) может опционально поддерживать входной тактовый сигнал частотой 60 МГц, поступающий от канала связи (Link), что устраняет необходимость в кварце. Физический уровень (PHY) должен управлять своей внутренней фазовой петлей (PLL) с помощью входного тактового сигнала частотой 60 МГц.

Поставщики PHY несут ответственность за определение требуемых временных характеристик входного тактового сигнала. Поставщик PHY должен указать требуемые допуски по частоте, коэффициенту заполнения, джиттеру, временам нарастания и спада, как показано в таблице 4. Также должно быть указано время подготовки внутреннего тактового генератора PHY (TPREP). При необходимости требования должны включать входную ёмкость, а также способность поглощения и генерации тока.

Канал связи может отключить или остановить свою PLL в режиме низкого энергопотребления и не должен активировать выход тактовой частоты до тех пор, пока его PLL не станет стабильной. Нестабильная тактовая частота канала связи может привести к тому, что стабилизация PLL модуля PHY займет больше времени.

3.7.1.2.1 Джиттер входного тактового сигнала

Для плоскостей измерения синхронизации, показанных на рисунке 6, спецификация USB предписывает допустимый уровень джиттера 7,5 % на диаграмме «глаза» высокоскоростной передачи, измеряемый на разъеме A (TP2). На выводах PHY (TP1) рекомендуется допустимый уровень джиттера 5 %. Спецификация ULPI не устанавливает требований к джиттеру тактовой частоты на выходе канала связи (TP0), однако разработчики модулей Link и PHY должны минимизировать джиттер своих тактовых сигналов таким образом, чтобы суммарный джиттер Link и PHY соответствовал рекомендуемому пределу в 5 %.




Рисунок 6 — Плоскости измерения джиттера

3.7.2 Управление и данные

Требования к синхронизации сигналов управления и данных приведены в таблице 5 и проиллюстрированы на рисунке 7. Эти временные параметры применимы только к синхронному режиму. Все временные параметры измеряются относительно тактовой частоты, наблюдаемой на выводе **тактового сигнала** PHY. Сигналы управления и 8-битные данные всегда синхронизируются по нарастающему фронту **тактового сигнала**, в то время как опциональные 4-битные сигналы данных с двойной синхронизацией синхронизируются как по нарастающему, так и по спадающему фронту.




Рисунок 7 — Диаграмма временных характеристик ULPI

Параметр	Символ	Мин.	Макс	Единицы измерения
Тактовая частота выхода				
Время настройки (вход управления, 8-битный вход данных)	T_{SC}, T_{SD}		6,0	нс
Время удержания (вход управления, 8-разрядный вход данных)	T_{HC}, T_{HD}	0,0		нс
Задержка на выходе (выход управляющего сигнала, выход 8-битных данных)	T_{DC}, T_{DD}		9,0	нс
Время установления (4-разрядный вход данных) (опционально)	T_{SDD}		3,0	нс
Время удержания (вход данных 4-разрядный) (опционально)	T_{HDD}	-0,8		нс
Задержка на выходе (4-разрядный выход данных) (опционально)	T_{DDD}		4,0	нс
Входной тактовый сигнал (опционально)				
Время настройки (вход управления, 8-битный вход данных)	T_{SC}, T_{SD}		3,0	нс
Время удержания (вход управления, 8-разрядный вход данных)	T_{HC}, T_{HD}	1,5		нс
Задержка на выходе (выход управляющего сигнала, выход 8-битных данных)	T_{DC}, T_{DD}		6,0	нс
Время установления (4-разрядный вход данных)	T_{SDD}		2,5	нс
Время удержания (вход 4-разрядных данных)	T_{HDD}	0,8		нс

Задержка на выходе (вывод 4-разрядных данных)	T_{DDD}		3,5	нс

Таблица 5 — Характеристики синхронизации интерфейса ULPI

3.7.2.1 4-разрядная синхронизация данных (опционально)

Физический уровень (PHY) может опционально поддерживать 4-разрядную шину данных вместо 8-разрядной. Исходные 8-разрядные данные или команда разделяются на два 4-разрядных «ниббла». Младший ниббл, **data**(3:0), передается первым на нарастающем фронте **тактового сигнала**. Старший ниббл, **data**(7:4), передается вторым на спадающем фронте **тактового сигнала**. Передача нечетного числа 4-битных ниббловв не допускается. 4-битные данные должны синхронизироваться, как показано на рисунке 8. Это гарантирует, что полный байт данных поступает на том же нарастающем фронте, что и в 8-битных схемах.

Канал связи и физический уровень (PHY) должны соблюдать более строгие временные ограничения, указанные в таблице 5, как в отношении восходящих, так и нисходящих фронтов. Допускаются как выходные, так и входные направления тактовой синхронизации.

Сигналы управления **dir**, **stp** и **nxt** синхронизируются только по нарастающему фронту тактового сигнала интерфейса 60 МГц, поскольку передача данных всегда выравнивается по байтам.




Рисунок 8 — Тактовая синхронизация 4-разрядного интерфейса данных по сравнению с 8-разрядным интерфейсом

3.8 Синхронный режим

В данном разделе описывается синхронный режим протокола UTMI+ Low Pin Interface. Если в данном разделе не указано иное, всегда применяются правила, изложенные в главе 2. Протокол ULPI также определяет карту регистров в физическом уровне (PHY), к которым осуществляет доступ канал связи.

3.8.1 Командные байты ULPI

ULPI модифицирует исходный поток данных UTMI, чтобы он мог поддерживать больше типов данных. Избыточная информация в байте PID во время передачи перегружается командами передачи ULPI (**TX CMD**). Неиспользуемые байты данных в потоке приёма перегружаются командами приёма (**RX CMD**). ULPI определяет байт **команды передачи**, который отправляется каналом связи, и байт **команды приёма,** который отправляется физическим уровнем (PHY).

3.8.1.1 Байт команды передачи (TX CMD)

Link инициирует передачу данных в PHY, отправляя байт **команды передачи**, приведённый в таблице 6. Байт **TX CMD** состоит из 2-битового кода команды и 6-битовой полезной нагрузки.

Название байта	Данные кода команды (7:6)	Полезная нагрузка команды (5:0)	Описание команды
Специальная	00b	000000b (NOOP)	Операция отсутствует. 00h — это значение простоя шины данных. По умолчанию Link выводит NOOP.
		XXXXXXb (RSVD)	Зарезервированное пространство команд. Значения, отличные от приведенных выше, приведут к неопределенному поведению.
Передача	01b	000000b (NOPID)	Передача данных USB, не имеющих PID, таких как сигнализация chirp и возобновления. Физический уровень начинает передачу по USB, начиная со следующего байта данных.
		00XXXXb (PID)	Передача USB-пакета. **data**(3:0) указывает идентификатор USB-пакета PID(3:0).
		XXXXXXb (RSVD)	Зарезервированное пространство для команд. Значения, отличные от приведенных выше, приведут к неопределенному поведению.
RegWrite	10b	101111b (EXTW)	Команда записи в расширенный регистр. 8-битовый адрес доступен в следующем цикле.
		XXXXXXb (REGW)	Команда записи в регистр с 6-битным непосредственным адресом.
RegRead	11b	101111b (EXTR)	Команда чтения расширенного регистра. 8-битный адрес доступен в следующем цикле.
		XXXXXXb (REGR)	Команда чтения регистра с 6-битным непосредственным адресом.

Таблица 6 — Формат байта команды передачи (TX CMD)

3.8.1.2 Байт команды приёма (RX CMD)

Байт **«Команда приёма»** из таблицы 7 передаётся физическим уровнем (PHY) для обновления канала связи (Link) информацией о состоянии линии (LineState), приёме данных по USB, отключении и статусе OTG. Пороговые значения VBUS описаны в разделе 3.8.7.3.

<table>
<tr><th>данные</th><th>Название</th><th colspan="5">Описание и значение</th></tr>
<tr><td>1:0</td><td>LineState</td><td colspan="5">Сигналы UTMI+ LineState.
data(0) = LineState(0) data(1) =
LineState(1)</td></tr>
<tr><td rowspan="5">3:2</td><td rowspan="5">Состояние Vbus</td><td colspan="5">Кодированное состояние напряжения Vbus</td></tr>
<tr><td>Значение</td><td>Напряжение VBUS</td><td>SessEnd</td><td>SessValid</td><td>VbusValid[3]</td></tr>
<tr><td>00</td><td>VBUS < VB_SESS_END</td><td>1</td><td>0</td><td>0</td></tr>
<tr><td>01</td><td>VB_SESS_END ≤ VBUS < VSESS_VLD</td><td>0</td><td>0</td><td>0</td></tr>
<tr><td>10</td><td>VSESS_VLD ≤ VBUS < VA_VBUS_VLD</td><td>X</td><td>1</td><td>0</td></tr>
<tr><td></td><td></td><td>11</td><td>VA_VBUS_VLD ≤ VBUS</td><td>X</td><td>X</td><td>1</td></tr>
<tr><td rowspan="5">5:4</td><td rowspan="5">RxEvent</td><td colspan="5">Кодированные сигналы событий UTMI</td></tr>
<tr><td colspan="2">Значение</td><td>RxActive</td><td>RxError</td><td>Отключение хоста [4]</td></tr>
<tr><td colspan="2">00</td><td>0</td><td>0</td><td>0</td></tr>
<tr><td colspan="2">01</td><td>1</td><td>0</td><td>0</td></tr>
<tr><td colspan="2">11</td><td>1</td><td>1</td><td>0</td></tr>
<tr><td></td><td></td><td colspan="2">10</td><td>X</td><td>X</td><td>1</td></tr>
<tr><td>6</td><td>ID</td><td colspan="5">Устанавливается в значение IdGnd (UTMI + IdDig). Становится действительным через 50 мс после того, как IdPullup установлен в 1b.</td></tr>
<tr><td>7</td><td>alt_int</td><td colspan="5">Активируется при возникновении прерывания, не связанного с USB. Этот бит должен быть установлен при возникновении немаскированного события в любом бите регистра Carkit Interrupt Latch. Устройство Link должно считывать регистр Carkit Interrupt Latch для определения источника прерывания.</td></tr>
</table>

Таблица 7 — Формат байта команды приёма (RX CMD)

[3] Индикатор VbusValid в **RX CMD** поступает либо от внутреннего компаратора VbusValid, либо от внешнего входа индикатора Vbus .
[4] Состояние **«Hostdisconnect»** должно передаваться каналу связи только в режиме хоста (когда ***DpPulldown*** и ***DmPulldown*** установлены в 1b). В режиме периферийного устройства **сигнал «Hostdisconnect»** должен игнорироваться и не должен маскировать события **RxActive** или **RxError**.

3.8.1.3 Когда отправлять команду RX CMD

Команда **RX CMD** отправляется только в синхронном режиме и передает на канал связи два типа информации. Первый — это информация о приёме данных по USB. Второй — события прерываний. Вся информация кодируется в один байт **команды RX CMD**, приведённый в таблице 7.

Информация о приёме по USB включает **LineState, RxActive** и **RxError.** Отправка команд **RX** CMD для приёма данных по USB описана в разделе 3.8.2.4. После передачи данных по USB физический уровень (PHY) должен отправить в канал связи команду **RX CMD** с **параметром LineState**, указывающим EOP. Для режима Hi-Speed EOP представляет собой переход от состояния «squelch» к «squelch» в **параметре LineState**. Для режимов Full Speed и Low Speed EOP представляет собой переход от состояния SE0 к J в **параметре LineState**. Это проиллюстрировано в разделе 3.8.2.2.

К событиям прерываний относятся **Hostdisconnect**, **Vbus**, **IdGnd**, а также альтернативные источники, такие как прерывания Carkit. При обнаружении любого из этих событий в Link отправляется команда **RX CMD**, и устанавливаются соответствующие регистры **USB Interrupt Enable Rising** или **USB Interrupt Enable Falling**.

На рисунке 9 показано, как PHY отправляет информацию **RX CMD** в Link. Первый пакет содержит одну **команду RX CMD**. Если обнаруживаются последовательные изменения, PHY удерживает **сигнал dir** в активном состоянии и генерирует последовательные команды **RX** CMD, как показано во втором пакете на рисунке 9. Link должен быть способен принимать любое количество непрерывных, последовательных команд **RX** CMD.

Команда **RX CMD** имеет более низкий приоритет, чем данные приема и передачи USB, но более высокий приоритет, чем команды чтения и записи регистров. Если шина ULPI занята данными USB, команда **RX CMD** будет поставлена в очередь в PHY и отправлена, когда шина ULPI станет доступной. При отправке в Link команда **RX CMD** из очереди всегда должна передавать текущие значения **RX CMD**, а не предыдущие или старые значения. PHY также должен отправлять команды **RX** CMD в Link, когда во время приёма USB-пакетов сбрасывается сигнал **nxt**.




Рисунок 9 — Отправка команды RX CMD

3.8.2 Пакеты USB

В данном разделе описывается процесс передачи и приема USB-пакетов по шине ULPI. Приведены ограничения на задержки обработки на уровне PHY и канала связи, позволяющие соблюдать требования к межпакетным задержкам USB.

3.8.2.1 Передача данных USB (NOPID)

Как показано на рисунке 10, для передачи данных по USB, не содержащих идентификатора пакета (PID), канал связи (Link) отправляет байт **TX CMD** типа **NOPID**. Уровень PHY должен активировать **сигнал nxt** для регулирования потока данных, поступающих от канала связи. Уровень PHY не должен активировать **сигнал nxt** в первом цикле **TX CMD** и должен деактивировать **сигнал nxt** при обнаружении высокого уровня сигнала **stp**. Поскольку эта команда не содержит данных PID, PHY должен дождаться следующего байта данных, прежде чем начинать передачу по USB. Когда последний байт обработан PHY, модуль Link активирует **сигнал stp** на 1 цикл и устанавливает **данные** в 00h, если ошибок передачи не произошло. Модуль Link не должен активировать **сигнал stp** до тех пор, пока первый байт не будет обработан PHY.

Эта команда должна использоваться для сигналов «chirp» и «resume», которые подробно описаны в разделах 3.8.5.1 и 3.8.5.3 соответственно. Для таких сигналов биты ***OpMode*** в регистре **управления функциями** сначала должны быть установлены в 10b. Для сигналов «chirp» и «resume» PHY не нужно вставлять заполняющие биты, поэтому он должен удерживать **nxt** в высоком состоянии, пока не увидит импульс **stp**.

Пока Link управляет шиной ULPI с помощью пакета **NOPID**, PHY не должен активировать **dir**, если только он не хочет прервать передачу пакета. Все изменения **RX CMD** во время передачи USB-пакета должны быть заменены одним обновлением **RX CMD**, которое отправляется в конце передачи USB, когда шина ULPI становится доступной. Обновление **RX CMD** всегда должно передавать текущие значения **RX CMD**, а не предыдущие или старые значения.




Рисунок 10 — Передача данных по USB (NOPID)

3.8.2.2 Передача USB-пакета (PID)

Как показано на рисунке 11, для передачи USB-пакета канал связи сначала выводит байт **TX CMD**. Как указано в таблице 6, канал связи устанавливает код команды в 01b (Transmit) и помещает идентификатор USB-пакета (PID) в **биты данных** (3:0). Физический уровень (PHY) регулирует поток данных с помощью **сигнала nxt** таким образом, что канал связи предоставляет следующий байт в цикле после того, как **сигнал nxt** будет обнаружен в высоком состоянии. Это идентично сигналам **DataIn** и **TxReady** в UTMI. Когда последний байт обработан PHY, модуль Link активирует **сигнал stp** на 1 цикл и выводит **данные** в состояние 00h, если ошибок передачи не произошло. Модуль Link не должен активировать **сигнал stp** до того, как первый байт будет обработан PHY.

Для всех пакетов PID физический уровень (PHY) должен автоматически добавлять в начало паттерн SYNC и в конец — паттерн EOP. В режиме высокой скорости, когда поле PID команды **TX CMD** имеет значение 5h, физический уровень (PHY) должен распознать, что это пакет начала кадра (SOF), и автоматически добавить длинный паттерн EOP.

После установки сигнала **stp** модуль Link не может передавать другой пакет до тех пор, пока первый пакет не будет полностью передан по USB. Модуль Link должен соблюдать временные параметры пакетов, указанные в разделе 3.8.2.6; однако, если команда **RX CMD,** указывающая на конец пакета (EOP), получена до истечения указанных временных параметров, модуль Link может начать передачу следующего пакета, как показано на рисунке 12. Модуль PHY всегда должен отправлять команду **RX CMD,** указывающую на EOP.

Пока Link управляет шиной ULPI с помощью пакета **PID**, PHY не должен устанавливать **dir**, если только он не хочет прервать передачу пакета. Все изменения **RX CMD** во время передачи пакета USB должны быть заменены одним обновлением **RX CMD**, которое отправляется в конце передачи по USB, когда шина ULPI становится доступной. Обновление **RX CMD** всегда должно передавать текущие значения **RX CMD**, а не предыдущие или старые значения.

Как уточняется в UTMI+ [ссылка 4], PHY должен внутренне блокировать канал приёма USB во время передачи.




Рисунок 11 — Передача данных по USB (PID)




Рис. 12 — Уровень PHY передает команду RX CMD для указания EOP (временные параметры линий FS/LS не в масштабе)

3.8.2.3 Ошибка передачи USB

Если во время передачи USB-пакета на полной или низкой скорости в канале связи происходит переполнение буфера, он должен вставить в пакет ошибку битового заполнения до его окончания. Чтобы вынудить возникновение ошибки передачи, канал связи подает FFh на **данные** в конце пакета в том же цикле, в котором активирует **сигнал stp**. Это показано в виде последнего байта данных, выделенного серым цветом, на рисунке 11. Link должен задать значение FFh не более чем для одного байта, после чего PHY автоматически сгенерирует ошибку передачи в режиме Full Speed, отправив по USB-шине не менее 8 последовательных единиц. Перед передачей следующего пакета Link должен дождаться команды **RX CMD**, указывающей на переход из состояния SE0 в состояние J. Link не должен активировать **сигнал stp** до тех пор, пока первый байт не будет обработан PHY.

Эта последовательность заменяет метод UTMI, при котором **режим работы (OpMode)** изменяется с 00b на 10b во время передачи последнего байта.

Чтобы вынудить возникновение ошибки передачи в режиме Hi-Speed, канал связи должен передать инвертированный CRC в конце пакета.




Рисунок 13 — Имитация ошибки передачи данных по USB на полной или низкой скорости (временные параметры не соответствуют масштабу)

3.8.2.4 Прием пакетов USB

Как показано на рисунке 14, когда PHY принимает данные USB, он сначала получает контроль над шиной данных, активируя **сигнал dir**. PHY активирует **dir** в том же цикле, в котором активируется **сигнал RxActive** в UTMI. Как показано на рисунке 14, если ранее **сигнал dir** находился в низком состоянии, PHY активирует одновременно **сигналы dir** и **nxt**, чтобы Link немедленно узнал, что это пакет приема USB. Если ранее **сигнал dir** находился в высоком состоянии, как показано на рисунке 15, PHY отключает **сигнал nxt** и выводит сигнал **RX CMD** с полем RxEvent, установленным в 01b (состояние RxActive). Физический уровень может начать передачу **данных** в следующем цикле или будет выдавать **команды RX CMD** до тех пор, пока не появятся данные USB. Допустимые данные USB-пакета передаются на уровень Link путем установки **сигнала nxt** в низкий уровень и вывода байта на шину. Когда **nxt** находится в низком состоянии, физический уровень выводит байт **команды RX CMD**. Все изменения команды **RX CMD** во время приёма USB-пакета должны сигнализироваться, когда **nxt** находится в низком состоянии. Если **сигнал nxt** ни разу не переходит в низкий уровень во время приёма пакета, все изменения **RX CMD** должны быть заменены одним обновлением **RX CMD**, которое отправляется в конце приёма USB-пакета, когда шина ULPI становится доступной. Обновление **RX CMD** всегда должно передавать текущие значения **RX CMD**, а не предыдущие или старые значения.

Пока поток данных из **DataOut** UTMI изменяется, **nxt** совпадает с **RxValid**. Канал связи считает пакет завершённым, когда байт **RX CMD** показывает, что **RxActive** установлен в 0b, или **сигнал dir** снимается, в зависимости от того, что произойдёт раньше.




Рисунок 14 — Прием данных по USB при предыдущем низком уровне сигнала dir




Рис. 15 — Прием по USB при предыдущем высоком уровне сигнала dir

3.8.2.5 Ошибка приёма USB

Если PHY обнаруживает ошибку приёма USB-пакета, он игнорирует любой текущий байт данных, снимает уровень **c nxt** и выводит байты **RX CMD** с полем RxEvent, установленным в 11b (состояние RxError). PHY снимает уровень **c dir,** когда снимается уровень с **RxActive**. Состояние RxError идентично сигналу **RxError** в UTMI.

Все реализации PHY должны устанавливать **RxError** при обнаружении ошибки битового наполнения в режиме Full Speed. PHY может опционально устанавливать **RxError** для EOP в режиме Hi-Speed, который не выровнен по границе байта, а также в случае переполнения данных, недополнения данных или другого допустимого состояния ошибки приёма. PHY не устанавливает **RxError** для единичного бита «dribble» в режиме Full Speed, предшествующего EOP[5] .

На рисунке 16 показано поведение интерфейса ULPI при обнаружении ошибки битовой вставки в середине пакета. На рисунке 17 показано поведение при возникновении ошибки битовой вставки в последнем байте CRC.

Канал связи должен игнорировать пакеты с ошибкой приёма.




Рис. 16 — Обнаружение ошибки приёма USB в середине пакета

[5] Объяснение понятия «бита дриббла» см. в спецификации USB [ссылка 1], раздел 7.1.9.1.




Рис. 17 — Ошибка приёма USB во время передачи последнего байта

3.8.2.6 Синхронизация пакетов USB

Спецификация USB [Ссылка 1] определяет синхронизацию между пакетами. Спецификация ULPI соотносит эти временные параметры с интерфейсом ULPI, определяя запас тактов, доступных для PHY и Link. PHY должен обрабатывать данные в пределах заданного временного диапазона. Аналогично, Link должен ответить в течение заданного времени принятия решения или инициировать таймаут, если ответ не получен в пределах заданного временного диапазона. В следующих разделах подробно описаны все требуемые временные интервалы между пакетами ULPI, которые выведены как из спецификации USB [Ссылка 1], так и из задержек обработки и синхронизации PHY по UTMI[6] .

3.8.2.6.1 Задержка между пакетами USB и таймаут пакета

Таблица 8 приведена в качестве справочной информации. Задержки между пакетами в режиме Full Speed измеряются от перехода SE0-to-J первого пакета до начала паттерна SYNC второго пакета. Задержки между пакетами в режиме Hi-Speed измеряются от момента входа шины в состояние ожидания в конце первого пакета до момента выхода шины из состояния ожидания в начале второго пакета. В одном тактовом цикле содержится 8 битовых интервалов режима HS, в одном битовом интервале режима FS — 5 тактовых циклов, а в одном битовом интервале режима LS — 40 тактовых циклов, как показано на рисунке 18.

Последовательность пакетов	Время нахождения бита HS		Время бита FS/LS		Определение
	Мин.	Макс	Мин.	Макс	
Передача-передача (только хост)	88	192	2	6,5	Задержка между двумя последовательными пакетами хоста должна находиться в этом диапазоне.
Приём-приём (только для периферийных устройств)	32	-	2	-	Периферийные устройства должны поддерживать приём последовательных пакетов с такими временными параметрами.
Прием-передача (хост или периферийное устройство)	8	192	2	6,5	Хост или периферийное устройство принимает пакет и должно передать ответ в течение заданного временного интервала.
Передача-приём (хост или периферийное устройство)	736	816	16	18	Хост или периферийное устройство передает пакет и, если ответ не поступит, прерывает ожидание в пределах этого диапазона [7] .

Таблица 8 — Время между пакетами согласно спецификации USB




Рисунок 18 — Длина битов USB HS, FS и LS в зависимости от тактовой частоты

[6] Характеристики синхронизации физического уровня взяты из спецификации UTMI [ссылка 3]. Разработчики могут обратиться к UTMI за рекомендациями по архитектуре.

[7] Характеристики синхронизации включают максимально разветвленную систему USB, состоящую из обратного пути через 6 USB-кабелей, 5 внешних концентраторов и нижестоящего хоста или периферийного устройства. Дополнительную информацию см. в спецификации USB, раздел 7.1.19.

3.8.2.6.2 Задержки конвейера PHY

Любой PHY, использующий интерфейс ULPI, должен соответствовать временным параметрам, приведённым в таблице 9. События шины USB измеряются относительно переходов на линиях **D+** и **D**-. Временные параметры интерфейса ULPI измеряются относительно фронта **тактового** сигнала, на котором обнаруживается переход (например, фронт **тактового** сигнала, на котором PHY обнаруживает сигнал **stp**).

Название параметра	HS PHY Задержка	FS PHY Задержка	LS PHY Задержка	Определение
Задержка RX CMD [8]	2–4	2–4	2–4	Количество тактов, проходящих с момента обнаружения изменения состояния внутренней шины USB до отправки байта **RX CMD** по шине ULPI. Применяется ко всем изменениям, за исключением SE0.
	2–4	4–6	16–18	Количество тактов между сигналом USB-шины, указывающим на SE0, и отправкой байта **RX CMD** по шине ULPI. Задержка увеличивается из-за фильтрации.
Задержка начала передачи (TX Start Delay)	1–2	1–10	1–10	Количество тактов между моментом, когда PHY обнаруживает сигнал **TX CMD** на шине ULPI, и моментом передачи первых K символов синхронизирующего паттерна по шине USB.
Задержка окончания передачи	2–5	Не применимо	Не применимо	Количество тактов между моментом, когда физический модуль (PHY) обнаруживает **сигнал stp** на шине ULPI, и моментом завершения передачи EOP на шине USB. Используется только для пакетов HS. Канал связи может использовать задержку окончания передачи (TX End Delay) для расчета момента завершения передачи пакета по шине USB. Передача EOP HS считается завершенной, когда на шине USB завершилась передача всех 8 последовательных единиц. Пакеты FS и LS завершают передачу через много тактовых циклов после установки сигнала **stp**. Канал связи должен отслеживать байты **RX CMD,** указывающие на переход из состояния SE0 в J, чтобы определить, когда передача на шине USB завершилась.
	6–9	Не применимо	Не применимо	Пакеты HS SOF имеют длинный EOP. Канал связи должен подождать не менее 9 тактов или до получения команды **RX CMD,** указывающей на включение шумоподавителя (**LineState =** 00b), прежде чем передавать следующий пакет.
Задержка начала приёма	3–8	Не применимо	Не применимо	Количество тактов после появления первого K символа шаблона SYNC на шине USB до одновременного установления сигналов **dir** и **nxt** или получения команды **RX CMD**, указывающей на **RxActive**. Используется только для пакетов HS. Для пакетов FS и LS канал связи должен отслеживать байты **RX CMD,** указывающие на переход от J к K.
Задержка окончания приёма	3–8	17–18	122–123	Количество тактов после появления EOP на шине USB до того момента, как PHY сбрасывает сигнал **dir** или указывает на низкий уровень **RxActive** в байте **RX CMD**. EOP в режиме HS измеряется после завершения передачи всех 8 последовательных «1» по шине USB. EOP для FS и LS наступает, когда на шине USB начинается SE0. Для FS и LS канал связи использует **LineState**, а не **RX End Delay** для синхронизации USB-пакетов.

Таблица 9 — Задержки конвейера PHY

[8] То же самое, что и задержка LineState по UTMI, равная 2–3 тактам, но с добавлением 1 дополнительного тактового цикла к максимальному значению из-за разворота шины ULPI во время RX CMD.

3.8.2.6.3 Время принятия решения каналом связи

В таблице 10 приведены временные интервалы, выделенные каналу ULPI для различных последовательностей пакетов. Когда канал передает второй пакет, он должен соблюдать межпакетную задержку. Когда канал ожидает ответа на переданный пакет, он должен отслеживать межпакетную задержку для обнаружения таймаута. В случае последовательных принимаемых пакетов канал должен быть способен принимать их в указанные временные интервалы.

Последовательность пакетов	Задержка канала HS	Задержка канала FS	Задержка канала LS	Определение
Передача-передача (только хост)	15–24	7–18 Задержка канала «» (9)	77–247	Количество тактов, которое канал связи хоста должен выждать, прежде чем подать команду **TX CMD** для второго пакета. В режиме HS канал связи начинает отсчет с момента установления сигнала **stp** для первого пакета. В режиме FS канал начинает отсчёт с момента подачи **команды RX CMD**, указывающей, что **состояние LineState** перешло из SE0 в J для первого пакета. Указанные временные параметры обеспечивают задержку между пакетами в пределах 2–6,5 битовых периодов.
Приём-передача (хост или периферийное устройство)	1–14	7–18[9]	77–247	Количество тактов, которое канал должен отсчитать, прежде чем подать сигнал **TX CMD** для передачи пакета. В режиме HS канал связи начинает отсчет с момента окончания приема пакета (сброс сигнала **dir** или появления **команды RX CMD,** указывающей, что **RxActive** находится в низком состоянии). В режимах FS/LS канал связи начинает отсчёт с момента появления **команды RX CMD**, указывающей на переход **LineState** из состояния SE0 в состояние J для принимаемого пакета. Указанные временные параметры обеспечивают задержку между пакетами в пределах 2–6,5 битовых периодов.
Приём-приём (только для периферийных устройств)	1	1	1	Минимальное количество тактов между последовательными пакетами приёма. Канал связи должен быть способен принять оба пакета.
Передача-приём (хост или периферийное устройство)	92[10]	80	718	Хост или периферийное устройство передает пакет и, если ответ не поступит, прерывает передачу по истечении этого количества тактов [7] . Любая последующая передача может произойти по истечении этого времени.

Таблица 10 — Время принятия решений на канале связи

[9] То же, что и время принятия решения FS SIE в UTMI (7–19 тактов), но с вычетом 1 тактового цикла из максимального значения из-за того, что физический уровень ULPI ( ) требует разворота шины во время команды RX CMD.
[10] В спецификации UTMI [ссылка 3] указаны неверные временные параметры высокоскоростной передачи и приёма, и их следует игнорировать.

3.8.2.6.4 Диаграммы синхронизации между пакетами

На рисунках 19 и 20 показаны задержки конвейера PHY и время принятия решения на канале связи для различных последовательностей пакетов.




Рисунок 19 — Время между передачами пакетов в режиме HS




Рисунок 20 — Временные параметры пакета при приеме и передаче в режиме HS.

3.8.3 Операции с регистрами

ULPI предоставляет набор регистров в физическом уровне (PHY), к которым имеет доступ канал связи для управления функциональностью PHY. Набор регистров ULPI подробно описан в главе 4. Там, где это возможно, регистры соответствуют входным сигналам, определенным в спецификации UTMI+ [Ссылка 4]. Канал связи может считывать или записывать байты регистров, устанавливать и сбрасывать биты регистров по мере необходимости, используя байт **TX CMD** из таблицы 6.

3.8.3.1 Чтение и запись в регистры непосредственного доступа

Доступ к регистрам с немедленным доступом осуществляется путем первоначальной отправки байта **TX CMD** в виде команды RegWrite или RegRead с указанием необходимого адреса регистра.

Для записи в регистр, как показано на рисунке 21, модуль Link отправляет команду записи в регистр и ожидает установки сигнала **nxt**. В цикле после установки сигнала **nxt** модуль Link отправляет данные для записи в регистр и ожидает повторной установки сигнала **nxt**. Когда **сигнал nxt** устанавливается во второй раз, модуль Link в следующем цикле устанавливает **сигнал stp** для завершения операции. PHY должен обнаружить установку сигнала **stp,** прежде чем он сможет принять следующую команду передачи. Если PHY прерывает операцию RegWrite путем установки **сигнала dir**, модуль Link должен повторить попытку RegWrite, когда шина находится в состоянии простоя.

При чтении регистра, как показано на рисунке 22, модуль Link посылает команду чтения регистра и ожидает установки сигнала **nxt**. В цикле, следующем за установкой сигнала **nxt**, модуль PHY устанавливает **сигнал dir**, чтобы получить управление шиной данных. В цикле, следующем за установкой сигнала **dir**, модуль PHY должен вернуть данные, прочитанные из регистра. PHY не активирует **сигнал nxt**, когда во время операции чтения регистра активирован сигнал **dir**, даже в том цикле, когда возвращаются данные чтения регистра. Это позволяет приёму USB всегда перекрывать операцию чтения регистра в любом цикле, что объясняется в разделе 3.8.3.2. Если PHY прерывает операцию RegRead, активировав **сигнал dir** раньше, чем показано на рисунке 22, модуль Link должен повторить попытку RegRead, когда шина находится в состоянии простоя.




Рисунок 21 — Запись в регистр




Рисунок 22 — Чтение регистра

3.8.3.2 Немедленное чтение и запись в регистр прерваны при приеме данных по USB

Чтение регистра — единственный случай, когда ULPI не использует сигнал **nxt** для регулирования потока данных. Сигнал **nxt** активируется только во время приема данных по USB, чтобы канал связи всегда мог отличить прием данных по USB от других операций передачи данных.

На рисунке 23 показано прерывание чтения или записи регистра при приеме данных по USB во время **передачи** начального байта **команды передачи**. На рисунке 24 показано прерывание чтения регистра при приеме данных по USB в том же цикле, в котором данные чтения регистра должны были быть возвращены в модуль Link. В обоих случаях физический уровень (PHY) активирует **сигналы dir** и **nxt** для указания **состояния RxActive**.

Операции чтения и записи в регистр также прерываются PHY, посылающим **RX CMD**, за исключением цикла, в котором данные чтения из регистра возвращаются в Link.




Рисунок 23 — Прерывание чтения или записи в регистр при приеме данных по USB во время передачи байта TX CMD




Рисунок 24 — Цикл чтения регистра или цикл записи данных в регистр, прерванный приемом данных по USB

3.8.3.3 Непосредственное чтение/запись в регистр и прием данных по USB, выполняющиеся подряд

На рисунке 25 показан прием данных по USB, происходящий в том же цикле, в котором данные чтения регистра возвращаются в канал связи (Link). Физический уровень (PHY) должен сначала вернуть данные чтения регистра, а не байт **RX CMD,** указывающий на **RxActive**. PHY сигнализирует **о RxActive** в следующем цикле, размещая данные приема USB непосредственно после чтения регистра.

На рисунке 26 показан прием данных по USB, происходящий в цикле, следующем сразу за завершением чтения регистра. PHY размещает данные приема по USB непосредственно после чтения регистра.

Link должен быть способен принимать последовательные пакеты, в которых **сигнал dir** не сбрасывается между пакетами.

Как показано на рисунке 27, если **сигнал dir** активируется в том же цикле, в котором **сигнал stp** активируется в конце операции записи в регистр, PHY считает, что запись в регистр завершилась успешно. PHY не отключает **сигнал dir** из-за **сигнала stp**.

На рисунке 28 показан процесс приёма данных по USB, начинающийся в цикле после того, как данные чтения регистра возвращаются в канал связи. Обратите внимание на два цикла разворота шины, когда сигнал dir сбрасывается на один цикл.

Во всех случаях PHY активирует сигналы **dir** и **nxt** для указания состояния **RxActive**.




Рис. 25 — Прием данных по USB происходит в том же цикле, что и считывание данных из регистра. Прием данных по USB задерживается.




Рисунок 26 — Чтение регистра, за которым сразу следует прием данных по USB




Рисунок 27 — Запись в регистр, за которой сразу следует приём данных по USB при установке сигнала stp




Рисунок 28 — Чтение регистра, за которым следует прием данных по USB

3.8.3.4 Чтение и запись в расширенные регистры

Доступ к регистру с непосредственным адресом 2Fh указывает на доступ к расширенному набору регистров. В данном случае адрес становится доступным в следующем тактовом цикле.

Для записи в расширенный регистр, как показано на рисунке 29, модуль Link посылает команду записи в регистр с адресом, установленным в 2Fh, и ожидает установки сигнала **nxt**. В цикле после установки сигнала **nxt** модуль Link посылает адрес расширенного регистра и ожидает повторной установки сигнала **nxt**. Когда **сигнал nxt** устанавливается во второй раз, модуль Link посылает данные записи в регистр и ожидает повторной установки сигнала **nxt**. Когда **сигнал nxt** устанавливается в третий раз, модуль Link устанавливает **сигнал stp** в следующем цикле для завершения операции. Если модуль PHY прерывает операцию RegWrite путем установки **сигнала dir**, модуль Link должен повторить попытку RegWrite, когда шина находится в состоянии простоя.

Для чтения расширенного регистра, как показано на рисунке 30, модуль Link отправляет команду чтения регистра с адресом, установленным в 2Fh, и ожидает установки сигнала **nxt**. В цикле после установки сигнала **nxt** модуль Link отправляет адрес расширенного регистра и ожидает повторной установки сигнала **nxt**. Когда **сигнал nxt** устанавливается во второй раз, PHY устанавливает **сигнал dir**, чтобы получить контроль над шиной данных. В цикле после установки сигнала **dir** PHY возвращает данные чтения регистра. PHY не активирует **сигнал nxt**, когда во время операции чтения регистра активирован сигнал **dir**, даже в том цикле, когда возвращаются данные чтения регистра. Это позволяет приёму USB переопределить операцию чтения регистра в любом цикле, что объясняется в разделе 3.8.3.5. Если PHY прерывает операцию RegRead, активировав **сигнал dir** раньше, чем показано на рисунке 30, модуль Link должен повторить попытку RegRead, когда шина находится в состоянии простоя.




Рисунок 29 — Расширенная запись в регистр




Рисунок 30 — Чтение расширенного регистра

3.8.3.5 Чтение расширенного регистра прервано и выполняется непосредственно после приема данных по USB

Чтение расширенного регистра идентично чтению непосредственного регистра, за исключением цикла байта расширенного адреса. Поэтому рис. 23, рис. 24, рис. 26 и рис. 27 также применимы к чтению расширенных регистров.
Существует ещё один крайний случай, показанный на рис. 31: прерывание чтения расширенного регистра приёмом данных по USB во время цикла расширенного адреса.

Операции расширенного чтения и записи в регистр также прерываются при отправке PHY команды **RX CMD**, за исключением цикла, в котором данные чтения из регистра возвращаются в канал связи.




Рис. 31 — Прерывание расширенного чтения регистра при поступлении данных по USB во время расширенного цикла адресации

3.8.4 Прерывание передач ULPI

3.8.4.1 Прерывание канала со стороны PHY

Когда канал передает данные по шине ULPI, PHY может прервать работу канала, активировав **сигнал dir**. В спецификации ULPI не указаны условия, при которых это происходит.

3.8.4.2 Прерывание работы PHY со стороны канала связи

Когда в синхронном режиме в PHY установлен сигнал **dir**, модуль Link может прервать работу PHY, подавая **сигнал stp**, как показано на рисунках 32 и 33. В следующем цикле PHY должен сбросить **сигнал dir** и поддерживать **его** в сброшенном состоянии до завершения транзакции Link. Если Link выполняет запись в регистр или передачу данных по USB, как показано на рисунке 32, PHY должен дождаться импульса **stp** в конце последовательности, прежде чем повторно активировать **dir**. Если Link выполняет чтение из регистра, PHY должен вернуть данные, прочитанные из регистра, как показано на рисунке 33, и ему разрешается продолжать удерживать **dir** в активном состоянии, если ему необходимо передать данные приёма USB или команду **RX CMD**.

Link не может прервать работу PHY в том же цикле, в котором установлен сигнал **dir**, а PHY должен игнорировать **сигнал stp** в том же цикле, в котором он впервые устанавливает **сигнал dir**.

Если модуль Link активирует **сигнал stp** в том же цикле, в котором **сигнал dir** деактивируется, PHY должен по-прежнему гарантировать выполнение транзакции Link.

Когда работа PHY прерывается, модуль Link должен подать сигнал **TX CMD** сразу после цикла разворота. Если модуль Link не подает сигнал **TX CMD** немедленно, PHY разрешается повторно активировать **dir**, как показано на рисунке 34.

Все реализации физического уровня (PHY) по стандарту ULPI должны поддерживать прерывание работы посредством установки **сигналом stp** со стороны канала связи (Link). Хотя эта функция может использоваться в любое время, она предусмотрена в первую очередь для того, чтобы канал связи мог отключить «болтающий» порт путем отключения физического уровня (PHY). Физический уровень (PHY) не может гарантировать достоверность данных USB в течение текущего и следующего пакетов, если канал связи (Link) устанавливает **сигнал stp** во время приёма пакета USB.




Рисунок 32 — Прерывание работы PHY в результате установки сигналом Link состояния stp. Link выполняет запись в регистр или передачу данных по USB.




Рис. 33 — PHY прерван модулем Link, подавшим сигнал stp. Модуль Link выполняет чтение регистра.




Рис. 34 — Канал связи прерывает работу PHY. Канал связи не может подать команду TX CMD. PHY повторно устанавливает направление.

3.8.5 Операции USB

В следующих разделах описывается, как Link и PHY должны взаимодействовать по шине ULPI для выполнения определённых последовательностей операций USB. Диаграммы сжаты по горизонтали на оси времени и не соответствуют масштабу.

3.8.5.1 Квитинг-рукопожатие для определения высокой скорости (Chirp)

Рукопожатие для определения высокой скорости, или «Чирп», показано на рисунке 35. Обратите внимание, что временные параметры на рисунке 35 не соответствуют масштабу, и показаны не все обновления команды **RX CMD**. Циклы развертки шины также не показаны, но должны происходить в течение одного цикла после каждого установления и снятия сигнала **dir**. Необходимо соблюдать следующую последовательность событий.

1. **Обнаружение FS/LS** — хост определяет подключение периферийного устройства как низкоскоростное, если **D-** находится в высоком состоянии, и как полноскоростное, если **D+** находится в высоком состоянии. Если хост обнаруживает низкоскоростное периферийное устройство, он не выполняет оставшуюся часть данного протокола.
2. **Управление со стороны хоста** — если хост обнаруживает периферийное устройство полной скорости, он сбрасывает периферийное устройство, записывая в регистр **управления функциями** и устанавливая ***XcvrSelect*** = 00b (HS) и ***TermSelect*** = 0b, что приводит к активации SE0 на шине (**D+** и **D-** подключены к земле через 45 Ом). Хост также устанавливает ***OpMode*** = 10b для правильной передачи и приёма сигнала «чирп»[11] . Начало SE0 обозначено как T0. Физический уровень периферийного устройства активирует **dir** и уведомляет канал связи об изменении **LineState** с помощью команды **RX CMD**.
3. **Реакция периферийного устройства** — после обнаружения сигнала SE0 в течение не менее 2,5 мкс, если периферийное устройство поддерживает режим Hi-Speed, канал связи периферийного устройства устанавливает ***XcvrSelect*** в 00b (HS) и ***OpMode*** в 10b (chirp), после чего немедленно отправляет команду **TX CMD** (NOPID), передавая сигнал chirp K в течение не менее 1 мс. При этом сигнал chirp K должен завершиться не позднее чем через 7 мс после момента сброса T0. Если периферийное устройство находится в режиме пониженного энергопотребления, оно должно разбудить свой тактовый генератор в течение 5,6 мс, оставив 200 мкс для того, чтобы канал связи начал передачу сигнала chirp K, и 1,2 мс для завершения передачи сигнала chirp K (в худшем случае при замедлении тактовой частоты на 10 %).
4. **Ответ хоста** — если хост не обнаруживает сигнал периферийного устройства, он должен продолжать удерживать сигнал SE0 до окончания сброса. Если хост обнаруживает сигнал K периферийного устройства в течение не менее 2,5 мкс, то не позднее чем через 100 мкс после того, как шина выйдет из состояния сигнала K, хост отправляет команду **TX CMD** (NOPID) с чередующейся последовательностью сигналов K и J. Каждый отдельный сигнал K или J должен длиться не менее 40 мкс и не более 60 мкс.
5. **Режим ожидания HS** — периферийное устройство должно обнаружить как минимум последовательность сигналов K-J-K-J-K-J. Каждый отдельный сигнал K и J должен регистрироваться в течение не менее 2,5 мкс. После обнаружения этой минимальной последовательности канал связи периферийного устройства устанавливает ***TermSelect*** = 0b и ***OpMode*** = 00b. Теперь периферийное устройство находится в режиме Hi-Speed и видит сигнал !squelch (01b) в **LineState**. Когда периферийное устройство видит сигнал squelch (10b) в **LineState**, оно понимает, что хост завершил передачу сигналов chirp, и ожидает начала трафика Hi-Speed USB. После передачи последовательности сигналов chirp хост изменяет OpMode на 00b и начинает отправлять пакеты USB.

[11] Прием сигнала «chirp» приводит к изменению кодировки **LineState** и учитывает выходной сигнал дифференциального приемника Hi-Speed, чтобы не фиксировать ложную активность шины.




Рисунок 35 — Последовательность обмена сигналами обнаружения высокоскоростного режима (Chirp) (временные параметры не в масштабе)

3.8.5.2 Преамбула

В стандарте USB пакеты преамбулы определяются как заголовки пакетов низкоскоростной передачи, которые должны передаваться по шине полной скорости между хостом и концентратором. Для перехода в режим преамбулы модуль Link устанавливает ***XcvrSelect*** = 11b в регистре **управления функциями (Function Control)**. В режиме преамбулы физический уровень (PHY) работает точно так же, как и в режиме полной скорости, и отправляет все данные с временами нарастания и спада сигналов, соответствующими полной скорости. Всякий раз, когда модуль Link передает пакет USB в режиме преамбулы, физический уровень (PHY) должен автоматически отправлять заголовок преамбулы с битовой скоростью полной скорости перед отправкой пакета Link с битовой скоростью низкой скорости. Физический уровень (PHY) должен обеспечить минимальный интервал, равный 4 битовым периодам полной скорости, между последним битом PRE PID полной скорости и первым битом SYNC пакета низкой скорости. После отправки PRE PID физический уровень (PHY) должен выводить на шину уровень «J» в течение как минимум одного битового периода полной скорости, после чего подтягивающий резистор может поддерживать состояние «J» на шине.

В режиме преамбулы физический уровень также может принимать низкоскоростные пакеты с шины полной скорости.




Рисунок 36 — Последовательность преамбулы (временные параметры D+/D- не в масштабе)

3.8.5.3 Приостановка и возобновление работы USB

В данном разделе рассматриваются приостановка и возобновление работы, инициируемые хостом или концентратором.

3.8.5.3.1 Приостановка и возобновление работы в режиме низкой скорости

На рисунке 37 показано, как хост или концентратор переходит в режим приостановки работы в режиме низкой скорости, а затем инициирует сигналы возобновления работы для пробуждения нижестоящего периферийного устройства, работающего в режиме низкой скорости. Обратите внимание, что временные параметры на рисунке 37 не соответствуют масштабу и не отображают все обновления состояния **линии RX CMD**. Циклы развертки шины также не показаны, но должны происходить в течение одного цикла после каждого установления и снятия сигнала **dir**. В следующем тексте описывается последовательность событий.

1. **Трафик** низкой скорости — Изначально хост и периферийное устройство передают трафик низкой скорости по шине USB (***XcvrSelect*** установлен в 10b). У хоста включены подтяжки на 15 кОм (***DpPulldown*** и ***DmPulldown*** установлены в 1b), а терминаторы на 45 Ом отключены (***TermSelect*** установлен в 1b). У периферийного устройства подтяжка на 1,5 кОм подключена к **D-** (***TermSelect*** установлен в 1b).
2. **Приостановка LS** — когда периферийное устройство не обнаруживает активности на шине в течение 3 мс, оно переходит в состояние приостановки. Канал связи периферийного устройства переводит PHY в режим низкого энергопотребления, установив бит ***SuspendM***, как описано в разделе 3.9, в результате чего PHY потребляет только ток приостановки. Хост может быть отключен от питания или оставаться включенным.
3. **Возобновление K** — Когда хост хочет вывести периферийное устройство из режима ожидания, он устанавливает ***OpMode*** в 10b и передает LS K в течение не менее 20 мс. Блок Link периферийного устройства обнаруживает сигнал Resume K (01b) на **LineState** и активирует **сигнал stp** для вывода PHY из режима ожидания, как описано в разделе 3.9.
4. **EOP** — PHY хоста автоматически добавляет LS EOP (2 бита LS SE0, за которыми следует 1 бит LS J) при установке сигнала **stp**. Физический уровень хоста знает, что необходимо добавить LS EOP, поскольку для хоста ***DpPulldown*** и ***DmPulldown*** установлены в 1b. После завершения LS EOP канал связи хоста устанавливает ***OpMode*** в 00b для нормальной работы LS. Канал связи периферийного устройства обнаруживает LS EOP и также возобновляет нормальную работу LS.




Рисунок 37 — Приостановка и возобновление работы LS (временные параметры не в масштабе)

3.8.5.3.2 Приостановка и возобновление работы в режиме полной скорости

На рисунке 38 показано, как хост или концентратор переходит в режим приостановки на полной скорости, а затем инициирует сигналы возобновления работы, чтобы «разбудить» нижестоящее периферийное устройство, работающее на полной скорости. Обратите внимание, что временные параметры на рисунке 38 не соответствуют масштабу и не отображают все обновления состояния **линии RX CMD**. Циклы разворота шины также не показаны, но они должны происходить в течение одного цикла после каждого установления и снятия сигнала **dir**. В следующем тексте описывается последовательность событий.

1. **Трафик на полной скоро**сти — Изначально хост и периферийное устройство передают трафик на полной скорости по шине USB (***XcvrSelect*** установлен в 01b). У хоста включены подтяжки на 15 кОм (***DpPulldown*** и ***DmPulldown*** установлены в 1b), а терминаторы на 45 Ом отключены (***TermSelect*** установлен в 1b). У периферийного устройства подтяжка на 1,5 кОм подключена к **D+** (***TermSelect*** установлен в 1b).
2. **Приостановка FS** — когда периферийное устройство не обнаруживает активности на шине в течение 3 мс, оно переходит в состояние приостановки. Канал связи периферийного устройства переводит PHY в режим низкого энергопотребления, установив бит ***SuspendM***, как описано в разделе 3.9, в результате чего PHY потребляет только ток приостановки. Хост может быть отключен от питания или оставаться включенным.
3. **Возобновление K** — Когда хост хочет вывести периферийное устройство из режима ожидания, он устанавливает ***OpMode*** в 10b и передаёт сигнал FS K в течение не менее 20 мс. Блок Link периферийного устройства обнаруживает сигнал Resume K (10b) на **LineState** и активирует сигнал **stp** для вывода PHY из режима ожидания, как описано в разделе 3.9.
4. **EOP** — PHY хоста автоматически добавляет LS EOP (2 бита LS SE0, за которыми следует 1 бит FS J) при установке сигнала **stp**. Физический уровень хоста знает, что необходимо добавить LS EOP, поскольку для хоста ***DpPulldown*** и ***DmPulldown*** установлены в 1b. После завершения LS EOP канал связи хоста устанавливает ***OpMode*** в 00b для нормальной работы в режиме FS. Канал связи периферийного устройства обнаруживает LS EOP и также возобновляет нормальную работу в режиме FS.




Рисунок 38 — Приостановка и возобновление работы FS (временные параметры не в масштабе)

3.8.5.3.3 Приостановка и возобновление работы в режиме Hi-Speed

На рисунке 39 показано, как хост или концентратор Hi-Speed переходит в режим приостановки Full Speed, а затем инициирует сигналы возобновления работы для пробуждения нижестоящего периферийного устройства Hi-Speed. Обратите внимание, что временные параметры на рисунке 39 не соответствуют масштабу и не отображают все обновления **состояния линии RX CMD**. Циклы разворота шины также не показаны, но должны происходить в течение одного цикла после каждого установления и снятия сигнала **dir**. В следующем тексте описывается последовательность событий.

1. **Трафик HS** — Изначально хост и периферийное устройство передают трафик Hi-Speed по шине USB (***XcvrSelect*** установлен в 00b). У хоста включены 15-кОмные подтяжки в низкий уровень (***DpPulldown*** и ***DmPulldown*** установлены в 1b) и 45-Омные терминаторы (***TermSelect*** установлен в 0b). У периферийного устройства включены 45-Омные терминаторы (***TermSelect*** установлен в 0b).
2. **Приостановка в режиме FS** – Когда периферийное устройство не обнаруживает активности на шине в течение 3 мс, оно переходит в состояние приостановки. Модуль Link периферийного устройства переводит PHY в режим Full Speed (***XcvrSelect*** установлен в 01b), отключает терминаторы 45 Ом и включает подтяжку 1,5 кОм на **D+** (***TermSelect*** установлен в 1b). Затем модуль Link периферийного устройства переводит PHY в режим низкого энергопотребления, установив ***SuspendM***, как описано в разделе 3.9, в результате чего PHY потребляет только ток приостановки. Хост также переходит в режим полной скорости (***XcvrSelect*** установлен в 01b), снимает терминацию 45 Ом (***TermSelect*** установлен в 1b), а затем может быть отключен от питания или оставаться включенным.
3. **Возобновление K** — Когда хост хочет разбудить периферийное устройство, он устанавливает ***OpMode*** в 10b и передаёт FS K в течение не менее 20 мс. Линк периферийного устройства обнаруживает сигнал Resume K (10b) на **LineState** и активирует **stp**, чтобы разбудить PHY, как описано в разделе 3.9.
4. **Трафик HS** — канал связи хоста устанавливает режим Hi-Speed (***XcvrSelect*** установлен в 00b) и включает свои 45-Омные терминаторы (***TermSelect*** установлен в 0b). Канал связи периферийного устройства обнаруживает SE0 на шине USB и также устанавливает режим Hi-Speed (***XcvrSelect*** установлен в 00b), а также включает свои 45-Омные терминаторы (***TermSelect*** установлен в 0b). Канал хоста устанавливает ***OpMode*** в 00b для нормальной работы в режиме HS.




Рисунок 39 — Приостановка и возобновление работы HS (временные параметры не в масштабе)

3.8.5.4 Дистанционное пробуждение

В данном разделе рассматривается инициирование периферийным устройством удаленного пробуждения (возобновления работы). При переходе в режим приостановки USB канал связи запоминает исходную скорость работы. В зависимости от исходной скорости канал связи следует одному из протоколов, описанных ниже. Обратите внимание, что на приведенных ниже рисунках временные параметры не соответствуют масштабу, и показаны не все обновления **состояния линии RX CMD**. Циклы развертки шины также не показаны, но они должны происходить в течение одного цикла после каждого установления и снятия сигнала **dir**.

3.8.5.4.1 Дистанционное пробуждение в режиме низкой скорости




Рисунок 40 — Дистанционное пробуждение с низкой скоростью из режима пониженного энергопотребления (временные параметры не соответствуют масштабу)

A) И хост, и периферийное устройство изначально находятся в режиме пониженного энергопотребления.

B) Периферийное устройство инициирует дистанционное пробуждение, повторно включая свой тактовый генератор и устанавливая бит ***SuspendM***.

C) Периферийное устройство начинает подавать сигнал K на шину для сигнализации о возобновлении работы. Обратите внимание, что канал связи периферийного устройства должен предполагать, что ***LineState*** равен K (01b) во время передачи.

D) Хост распознает возобновление работы, вновь включает свой тактовый генератор и устанавливает бит ***SuspendM***.

E) Хост берет на себя управление сигналом возобновления работы в течение 1 мс после обнаружения удаленного пробуждения[12] .

F) Периферийное устройство прекращает подачу сигнала возобновления работы.

G) Периферийное устройство видит, что хост продолжает подавать сигнал возобновления.

H) Хост прекращает подачу сигнала возобновления, и PHY добавляет LS EOP в конец низкоскоростного возобновления. Периферийное устройство распознает LS EOP как конец сигнала возобновления. (T1 — интервал LS EOP. Более подробную информацию см. в спецификации UTMI+ [ссылка 4]).

J) И хост, и периферийное устройство возвращаются к нормальному режиму работы, установив ***OpMode*** в нормальное значение.

[12] Если тактовый генератор не может быть перезапущен менее чем за 1 мс, PHY должен реализовать функцию ***AutoResume***, описанную в

пункте 3.8.5.4.4.

3.8.5.4.2 Дистанционное пробуждение на полной скорости




Рисунок 41 — Дистанционное пробуждение на полной скорости из режима пониженного энергопотребления (временные параметры не в масштабе)

A) И хост, и периферийное устройство изначально находятся в режиме пониженного энергопотребления.

B) Периферийное устройство инициирует дистанционное пробуждение, повторно включая свой тактовый генератор и устанавливая бит ***SuspendM***.

C) Периферийное устройство начинает подавать на шину сигнал K, чтобы подать сигнал возобновления работы. Обратите внимание, что канал связи периферийного устройства должен предполагать, что **LineState** равен K (10b) во время передачи.

D) Хост распознает возобновление работы, повторно включает свой тактовый генератор и устанавливает бит ***SuspendM***.

E) Хост принимает на себя управление возобновлением работы в течение 1 мс после обнаружения удаленного сигнала пробуждения [12] .

F) Периферийное устройство прекращает управление выходом из режима ожидания.

G) Периферийное устройство видит, что хост продолжает управлять сигналом возобновления.

H) Хост прекращает управление возобновлением, и PHY добавляет LS EOP в конец полскоростного возобновления. Периферийное устройство распознает LS EOP как конец возобновления. (T1 — интервал LS EOP. Более подробную информацию см. в спецификации UTMI+ [ссылка 4])

J) И хост, и периферийное устройство возвращаются к нормальному режиму работы путём записи ***OpMode*** и ***XcvrSelect***.

3.8.5.4.3 Вывод из режима ожидания на высокой скорости




Рисунок 42 — Вывод из режима низкого энергопотребления с помощью высокоскоростного удаленного сигнала пробуждения (временные параметры не в масштабе)

A) И хост, и периферийное устройство изначально находятся в режиме пониженного энергопотребления.

B) Периферийное устройство инициирует дистанционное пробуждение, повторно включая свой тактовый генератор и устанавливая бит ***SuspendM*** в 1.

C) Периферийное устройство начинает подавать сигнал K на шину, чтобы подать сигнал возобновления работы. Обратите внимание, что канал связи периферийного устройства должен предполагать, что **LineState** равен K (10b) во время передачи.

D) Хост распознает сигнал возобновления работы, повторно включает свой тактовый генератор и устанавливает бит ***SuspendM*** (2).

E) Хост берет на себя управление сигналом возобновления работы в течение 1 мс после обнаружения удаленного пробуждения [12] .

F) Периферийное устройство прекращает подачу сигнала возобновления работы.

G) Периферийное устройство видит, что хост продолжает управлять сигналом возобновления.

H) Хост прекращает подачу сигнала возобновления, и шина возвращается в состояние высокоскоростного ожидания. Периферийное устройство распознает состояние высокоскоростного ожидания как конец возобновления. (T1 — интервал LS EOP. Более подробную информацию см. в спецификации UTMI+ [ссылка 4])

J) И хост, и периферийное устройство возвращаются к нормальному режиму работы путем записи регистров ***OpMode***, ***XcvrSelect*** и ***TermSelect***.

3.8.5.4.4 Автоматическое возобновление работы

Когда USB-хост обнаруживает сигнал удаленного пробуждения (resume-K) от нижестоящего периферийного устройства или концентратора, хост должен взять на себя управление сигналом resume-K в течение 1 мс. Это подробно описано в спецификации USB [Ссылка 1], разделах 7.1.7.7 и 7.9.

Если PHY находится в режиме хоста, тактовый генератор отключен, и PHY обнаруживает сигнал удаленного пробуждения, то Link должен включить тактовый генератор и взять на себя управление сигналом resume-K. Если тактовый генератор не может быть перезапущен в течение 1 мс, физический уровень (PHY) должен обеспечивать функцию автоматического возобновления работы. Как показано на рисунке 43, физический уровень (PHY) должен внутренне управлять сигналом «resume-K» до тех пор, пока тактовый генератор не будет восстановлен и он не получит команду **TXCMD** типа NOPID.
Когда тактовый генератор восстанавливается, канал связи берет на себя управление сигналом resume-K, посылая команду **TXCMD** типа NOPID. Физический уровень (PHY) должен обеспечить отсутствие помех во время последовательности возобновления при переходе от автоматического возобновления к сигналу resume-K, управляемому каналом связи в команде NOPID. Физический уровень (PHY) также должен обеспечить автоматическую установку бита регистра ***SuspendM*** в значение 1b перед выходом из режима пониженного энергопотребления. Детали реализации остаются на усмотрение поставщика физического уровня (PHY), однако он должен указать время пробуждения по тактовой частоте, TSTART_HOST, как определено в таблице 4.

Если тактовый генератор может быть перезапущен в течение 1 мс, PHY не требуется обеспечивать функцию автоматического возобновления работы. Рисунок 40, Рисунок 41, Рисунок 42 могут применяться без изменений.

Бит ***AutoResume*** в регистре **управления интерфейсом** управляет функцией автоматического возобновления работы.




Рисунок 43 — Сигналы автоматического возобновления работы (временные параметры не в масштабе)

3.8.5.5 Обнаружение подключения и отключения периферийных устройств

Бит ***HostDisconnect*** в регистре **состояния прерываний USB** указывает на подключение или отключение периферийного устройства и действителен только в том случае, если PHY используется в качестве хоста (***DpPulldown*** и ***DmPulldown*** оба установлены в 1b). При использовании в качестве хост-PHY изменение немаскированного бита ***HostDisconnect*** приводит к тому, что PHY генерирует уведомление о событии прерывания, как описано в разделе 3.6.

При использовании в качестве периферийного устройства (***DpPulldown*** установлен в 0b) PHY ни в коем случае не должен генерировать уведомление о событии прерывания, указывающее на событие ***HostDisconnect***.

Читателю рекомендуется обратиться к спецификации UTMI+ [ссылка 4] для ознакомления с описанием способа генерации сигнала ***HostDisconnect***.

3.8.5.6 Отсутствие генерации SYNC и EOP (OpMode 11b) (опционально)

Этот режим влияет на способ передачи пакетов и должен использоваться только в режиме Hi-Speed. Когда ***OpMode*** установлен в 11b, PHY не добавляет автоматически шаблоны SYNC и EOP при передаче пакета. PHY по-прежнему должен кодировать данные по NRZI и выполнять заполнение битами. Когда Link хочет передать USB-пакет, он должен отправить **TX CMD** типа **NOPID**. После команды **NOPID** устройство Link передает по шине ULPI 4-байтовый паттерн SYNC (00h, 00h, 00h, 80h), за которым следуют PID, полезная нагрузка данных и, наконец, 1-байтовый EOP (FEh), как показано на рисунке 44. Сигнал **TxBitstuffEnable** протокола UTMI+ не поддерживается. Физический уровень (PHY) автоматически включает битовое заполнение при начале пакета и отключает его при установке сигнала **stp**. Узел Link устанавливает **сигнал stp** в том же цикле, в котором он передаёт байт EOP. Если при установке сигнала **stp** данные установлены в 00h, физический уровень (PHY) не будет передавать EOP по шине USB. Физический уровень (PHY) должен определять, является ли байт PID равным A5h (пакет SOF), и автоматически отправлять длинный EOP при установке сигнала **stp**. Для передачи сигналов chirp и resume канал связи (Link) должен установить ***OpMode*** в 10b.

Отправка команды **TX CMD** типа **PID** при значении ***OpMode***, равном 11b, приведёт к неопределённому поведению. Приём **команд RX CMD** и пакетов приёма USB при значении ***OpMode,*** равном 11b, осуществляется аналогично значению ***OpMode***, равному 00b.




Рисунок 44 — Передача USB-пакета, когда OpMode установлен в 11b.

3.8.6 Управление питанием Vbus (внутреннее и внешнее)

Канал связи включает Vbus путем установки бита ***DrvVbus*** в регистре **управления OTG**. Если источник питания Vbus находится вне PHY, канал связи устанавливает биты ***DrvVbus*** и дополнительный бит ***DrvVbusExternal*** в регистре **управления OTG**. Настройки управления VBUS подробно описаны в таблице 11.

DrvVbus	*DrvExternalVbus*	Используемый источник питания
0	X	Внутренние и внешние источники питания VBUS отключены.
1	0	Внутренний зарядный насос VBUS включен.
1	1	Включено внешнее питание VBUS 5 В.

Таблица 11 — Биты управления питанием регистра управления OTG

3.8.7 Операции OTG

3.8.7.1 Протокол запроса сеанса (SRP)

ULPI обеспечивает полную поддержку SRP. Канал связи использует биты ***ChrgVbus*** и ***DischrgVbus*** в регистре **управления OTG** для начала и завершения сеанса.

3.8.7.2 Протокол согласования с хостом (HNP) (опционально)

ULPI не определяет поддержку HNP. Предполагается, что HNP реализован в аппаратном обеспечении канала связи и/или в программном обеспечении. Это не препятствует разработчикам PHY добавлять поддержку HNP в любой PHY ULPI, если это не мешает и не нарушает протокол ULPI, определённый в данной спецификации.

3.8.7.3 Пороги компаратора VBUS

Хотя спецификация OTG [Ссылка 2] предусматривает отдельные компараторы действительности сеанса для устройства A и устройства B, компаратор валидности сеанса устройства A с порогом от 0,8 В до 2,0 В (VA_SESS_VLD) также может использоваться в качестве компаратора валидности сеанса устройства B, для которого требуется порог от 0,8 В до 4,0 В (VB_SESS_VLD), что устраняет необходимость в отдельном компараторе для устройства B. Реализации с отдельными компараторами действительности сеанса для устройства A и устройства B могут сопоставляться с единым определением действительности сеанса (VSESS_VLD). Пороги компараторов Vbus по стандарту ULPI приведены в таблице 12.

Цель порогового значения VA_VBUS_VLD заключается в том, чтобы позволить устройству A определить, способно ли оно выдать допустимое напряжение на VBUS. Таким образом, верхний предел порогового значения VA_VBUS_VLD не задается стандартом ULPI. Однако верхний предел этого порогового значения, как правило, зависит от характеристик источника питания устройства A.

Таким образом, если источник питания устройства A работает, выводя напряжение VBUS на опорное значение VA_VBUS_REF, и выходное напряжение не опускается ниже x %, когда устройства B из его списка целевых периферийных устройств не потребляют слишком много тока, то пороговое напряжение будет равно:

$4{,}4\ \text{В} < V_{A_VBUS_VLD} \leq (x / 100) * V_{A_VBUS_REF}$

где x определяется разработчиком источника питания.

Название порогового значения	Диапазон порогового значения
Окончание сеанса работы устройства B	$0{,}2 \leq V_{SESS_END} < 0{,}8$
Сеанс устройства A/B действителен	$0{,}8 \leq V_{SESS_VLD} < 2{,}0$
Vbus устройства A действителен	$4{,}4 \leq V_{A_VBUS_VLD}$

Таблица 12 — Пороговые значения компаратора Vbus

Если источник питания VBUS находится вне модуля PHY, и внешний источник подает сигнал, указывающий на наличие напряжения VBUS, рекомендуется подключить этот сигнал к модулю PHY через дополнительный вывод **ExternalVbusIndicator**, а состояние этого вывода должно передаваться в канал связи посредством индикации VA_VBUS_VLD ≤ VBUS в байте **RX CMD**. Дополнительный бит ***UseExternalVbusIndicator*** в регистре **управления OTG** позволяет выбирать между внутренним и внешним индикаторами VbusValid.

Для поддержки стандартных устройств управления питанием USB PHY может опционально поддерживать два дополнительных бита в регистре **управления интерфейсом**: ***IndicatorPassThru*** и ***IndicatorComplement***. Эти два бита позволяют опциональному выводу **ExternalVbusIndicator** взаимодействовать либо с сигналом готовности питания, либо с сигналом неисправности по перегрузке по току, поступающим от устройства управления питанием, а также адаптироваться к сигналам с активным высоким или активным низким уровнем, поступающим от устройства управления питанием. Когда на выводе **ExternalVbusIndicator** поступает сигнал неисправности питания, PHY должен использовать логическую комбинацию сигнала, поступающего с внутреннего компаратора VbusValid, и внешнего сигнала неисправности питания для формирования индикации VA_VBUS_VLD ≤ VBUS. В таблице 13 определено использование битов регистров ***UseExternalVbusIndicator***, ***IndicatorPassThru*** и ***IndicatorComplement*** для управления использованием входного вывода **ExternalVbusIndicator** и выхода внутреннего компаратора VbusValid с целью формирования индикации VA_VBUS_VLD ≤ VBUS в байте RX CMD. В таблице 13 также приведены типичные области применения каждой настройки. На рисунке 45 представлено графическое изображение логической комбинации внутренних и внешних источников сигнала VbusValid, а также показано, как биты регистра управления влияют на индикацию VA_VBUS_VLD ≤ VBUS в байте RX CMD. Биты регистра управления ***UseExternalVbusIndicator***, ***IndicatorPassThru*** и ***IndicatorComplement*** являются отдельно опциональными. Физический уровень (PHY) может реализовывать любую комбинацию опциональных битов управления, однако, если эти биты реализованы, они должны обеспечивать функцию, определённую в таблице 13. Если какой-либо из битов управления не реализован, физический уровень (PHY) должен самостоятельно определить, как опциональный вывод **ExternalVbusIndicator** влияет на состояние индикации VA_VBUS_VLD ≤ VBUS в байте RX CMD.

Типичное применение	***Использование External VbusIndicator***	***Индикатор «PassThru»***	***Комплемент индикатора***	**RxCmd VBUS — действительный источник**
Устройство OTG	0	не имеет значения	не имеет значения	Внутренний компаратор VA_VBUS_VLD.
	1	1	0	Внешний сигнал VA_VBUS_VLD с активным верхним уровнем.
	1	1	1	Внешний сигнал VA_VBUS_VLD_N с активным низким уровнем.
	1	0	1	Внешний сигнал неисправности питания с активным высоким уровнем, обработанный внутренним компаратором VA_VBUS_VLD.
	1	0	0	Внешний сигнал неисправности с активным низким уровнем, обработанный внутренним компаратором VA_VBUS_VLD.
Стандартный хост	1	1	0	Внешний активный сигнал неисправности питания с высоким уровнем.
	1	1	1	Внешний активный сигнал неисправности с низким уровнем.
Стандартный периферийный модуль	0	не имеет значения	не имеет значения	Внутренний компаратор VA_VBUS_VLD.[13]

Таблица 13 — Условия перегрузки по току сигнала RX CMD VbusValid

[13] Стандартное периферийное устройство не должно использовать сигнал VbusValid для начала работы. Внутренний сигнал VbusValid может не указывать на то, что шина Vbus находится в рабочем состоянии на 5-м уровне концентратора, где напряжение может опускаться до 4,375 В. Поэтому периферийное устройство должно использовать сигнал Session Valid.




Рис. 45 — Источник индикации RX CMD VA_VBUS_VLD ≤ Vbus

В зависимости от конкретного применения данное соединение должно включать или отключать соответствующие прерывания VBUS. Примеры настроек для типичных применений приведены в таблице 14.

Приложение	VbusValid[14]	SessValid	SessEnd
Стандартный хост	Да	Нет	Нет
Стандартное периферийное устройство	Нет	Да	Нет
OTG-устройство A	Да	Да	Нет
Устройство OTG B	Нет	Да	Да

Таблица 14 — Индикаторы Vbus в сигнале RX CMD, необходимые для типовых приложений

[14] Индикатор VbusValid в команде RXCMD формируется либо внутренним компаратором VbusValid, либо внешним входом индикатора Vbus.

3.9 Режим низкого энергопотребления

Link может по желанию переводить PHY в режим низкого энергопотребления при приостановке работы шины USB. PHY может отключать питание всех цепей, за исключением выводов интерфейса и полноскоростного приемника. Резисторы шины также должны получать питание, если присутствует сигнал VBUS. Любая функция должна получать питание, если установлен соответствующий бит регистра, включая источники прерываний и зарядный насос. Если PLL отключен от питания, тактовая частота должна быть остановлена без скачков напряжения.

3.9.1 Определение линии данных для режима низкого энергопотребления

В режиме пониженного энергопотребления PHY формирует сигналы **данных** (3:0) в соответствии с таблицей 15. В режиме пониженного энергопотребления **состояние LineState** должно управляться комбинационно от приемника FS. Вывод **int** активируется при возникновении любого немаскированного прерывания. PHY должен фиксировать события прерываний непосредственно из аналоговой схемы, поскольку **тактовая** частота отключена. Канал связи игнорирует сигналы **данных** (7:4) в конфигурациях 8-разрядной шины данных. Эти правила необходимо соблюдать как в режиме входного тактового сигнала, так и в режиме выходного тактового сигнала.

Сигнал	Соответствует	Направление	Описание
linestate(0)	**данные**(0)	OUT	Комбинационное **состояние линии** (**LineState**(0)), управляемое напрямую аналоговым приемником FS.
linestate(1)	**данные**(1)	OUT	Комбинационное **состояние линии** (1), управляемое непосредственно аналоговым приемником FS.
зарезервировано	**данные**(2)	OUT	Зарезервировано. Физический уровень (PHY) должен установить этот вывод в низкое состояние.
int	**data**(3)	OUT	Индикация прерывания с активным уровнем «High». Должен устанавливаться при возникновении любого немаскированного прерывания.

Таблица 15 — Сопоставление сигналов интерфейса в режиме пониженного энергопотребления

3.9.2 Переход в режим пониженного энергопотребления

Канал связи устанавливает ***бит SuspendM*** в регистре **управления функциями** в значение 0b, чтобы перевести PHY в режим пониженного энергопотребления. Тактовый сигнал канала связи или PHY может быть остановлен не ранее чем через пять тактов после того, как PHY примет данные записи в регистр, как показано на рисунке 46. Находясь в режиме пониженного энергопотребления, PHY активирует **сигнал dir** и удерживает **сигнал nxt** в низком состоянии. После установки сигнала **dir** предусмотрен один цикл переключения шины данных, в течение которого значение на **выводе data** не является действительным. PHY начинает формировать сигналы, указанные в таблице 15, сразу после цикла переключения.




Рис. 46 — Переход в режим пониженного энергопотребления

3.9.3 Выход из режима пониженного энергопотребления

Как показано на рисунках 47 и 48, модуль Link подает сигнал PHY о выходе из режима пониженного энергопотребления путем асинхронного установления **сигнала stp**. PHY немедленно приступает к пробуждению своих внутренних схем. Когда тактовая частота PHY соответствует требованиям к синхронизации ULPI, PHY снимает **сигнал dir**. PHY должен обеспечить, чтобы перед снятием **сигнала dir** было подано не менее 5 **тактов**. PHY также должен обеспечить, чтобы регистр ***SuspendM*** был автоматически установлен в значение 1b до снятия **сигнала dir**. Модуль Link снимает **сигнал stp** в цикле, следующем за снятием сигнала **dir**. После снятия сигнала **dir** предусмотрен один цикл разворота шины данных, в течение которого значение на **линии данных** не является действительным. PHY прекращает подачу сигналов, указанных в таблице 15, непосредственно перед циклом разворота.

Как показано на рисунке 48, когда канал связи (Link) подает входной тактовый сигнал, PHY должен синхронизировать свой внутренний тактовый сигнал в пределах TPREP. Обратите внимание, что TPREP зависит от конкретной реализации. Дополнительную информацию о TPREP см. в таблице 4.




Рис. 47 — Выход из режима пониженного энергопотребления при подаче выходного тактового сигнала PHY




Рис. 48 — Выход из режима пониженного энергопотребления при подаче входного тактового сигнала на Link

3.9.4 Отказ от возобновления работы

Шумы в USB-среде могут вызывать кратковременные состояния, отличные от J-состояния, или импульсные помехи на асинхронных выходах **LineState** физического уровня (PHY) во время работы в режиме низкого энергопотребления. Глюки на **LineState** потенциально могут вызывать кратковременные утверждения сигнала **stp** от канала связи (Link) в адрес физического уровня (PHY). Их следует рассматривать как ложные события возобновления работы и отклонять на уровне PHY. PHY может по желанию отклонять глюки на **сигнале stp** до перезапуска тактового генератора, как показано на рисунке 49. Физический уровень (PHY) должен проверить достоверность установки сигнала **stp**, используемого для выхода из режима пониженного энергопотребления, путем проверки того, что сигнал **stp** активен на фронте тактового сигнала, на котором PHY снимает **сигнал dir**. Если **сигнал stp** не установлен в течение цикла, в котором снимается сигнал **dir**, то PHY должен повторно установить **сигнал dir** и вернуться в режим пониженного энергопотребления без дальнейших действий со стороны канала связи, как показано на рисунке 50.




Рисунок 49 — PHY остается в режиме пониженного энергопотребления, если сигнал stp снимается до запуска тактового генератора.




Рисунок 50 — PHY возвращается в режим пониженного энергопотребления, когда сигнал stp сбрасывается раньше, чем сигнал dir.

3.10 Режим последовательной передачи данных на полной/низкой скорости (опционально)

Режим последовательной передачи с полной скоростью / низкой скоростью (***FsLsSerialMode***) предоставляет каналу связи прямой доступ к аналоговому передатчику и приемнику последовательной передачи FS/LS. В стандарте ULPI определены два типа последовательного режима: ***3-контактный FsLsSerialMode*** и ***6-контактный FsLsSerialMode***. Оба режима являются опциональными. В отличие от режима низкого энергопотребления, передатчики FS/LS должны получать питание. Любая функция должна получать питание, если установлен соответствующий бит регистра, включая источники прерываний и зарядный насос.

3.10.1 Определение линий данных для режима FsLsSerialMode

6-контактный последовательный режим предоставляет отдельную линию данных для каждого последовательного сигнала, определённого в UTMI+. 3-контактный последовательный режим сжимает данные приёма и передачи USB на двунаправленные линии данных и предусмотрен для того, чтобы реализации PHY с 4-разрядной шиной данных могли поддерживать последовательную передачу сигналов. В 6-контактном последовательном режиме PHY управляет данными (7:0) с помощью сигналов, перечисленных в таблице 16. В 3-контактном последовательном режиме PHY управляет **данными** (3:0) с помощью сигналов, перечисленных в таблице 17.

В любом из режимов сигнал **tx_enable_n** стандарта UTMI+ с активным низким уровнем преобразуется в **сигнал tx_enable** с активным высоким уровнем для передачи по шине ULPI. Это позволяет сохранить состояние простоя шины ULPI по умолчанию на значении 00h.

В обоих последовательных режимах предусмотрен вывод прерывания. Вывод **int** активируется при каждом возникновении немаскированного события прерывания.

Сигнал	Соответствует	Направление	Описание
tx_enable	**data**(0)	IN	Разрешение передачи с активным высоким уровнем.
tx_dat	**data**(1)	IN	Передача дифференциальных данных по линиям **D+/D**-.
tx_se0	**data**(2)	IN	Передача нуля по одностороннему сигналу на **D+/D**-.
int	**data**(3)	OUT	Индикация прерывания с активным уровнем «высокий». Должен устанавливаться при возникновении любого немаскированного прерывания.
rx_dp	**data**(4)	OUT	Односторонние данные приёма с **D**+.
rx_dm	**data**(5)	OUT	Односторонний прием данных с **D**-.
rx_rcv	**data**(6)	OUT	Дифференциальный прием данных с **D+/D**-.
зарезервировано	**data**(7)	OUT	Зарезервировано. Физический уровень (PHY) должен установить этот вывод в низкое состояние.

Таблица 16 — Сопоставление сигналов последовательного режима для 6-контактного FsLsSerialMode

Сигнал	Соответствует	Направление	Описание
tx_enable	**data**(0)	IN	Разрешение передачи с активным высоким уровнем.
dat	**data**(1)	B/B	Передача дифференциальных данных по **D+/D-,** когда **tx_enable** находится в высоком состоянии. Принимает дифференциальные данные по линиям **D+/D-,** когда **tx_enable** находится в низком состоянии.
se0	**data**(2)	B/B	Передача одностороннего нуля по **D+/D-,** когда **tx_enable** находится в высоком состоянии. Принимает односторонний нуль по **D+/D-,** когда **tx_enable** находится в низком состоянии.
int	**data**(3)	OUT	Индикация прерывания с активным уровнем «высокий». Должен устанавливаться при возникновении любого немаскированного прерывания.

Таблица 17 — Сопоставление сигналов последовательного режима для 3-контактного FsLsSerialMode

3.10.2 Вход в режим FsLsSerialMode

Для входа в 6-контактный последовательный режим Link устанавливает бит ***6-контактного FsLsSerialMode*** в регистре **управления интерфейсом**, в результате чего шина данных переключается на асинхронный режим работы и приобретает новое назначение, как показано в таблице 16.

Для перехода в 3-контактный последовательный режим модуль Link устанавливает бит ***3-контактного режима FsLsSerialMode*** в регистре **управления интерфейсом**, в результате чего шина данных переключается в асинхронный режим и приобретает новое назначение, как показано в таблице 17.

По умолчанию **тактовый генератор** вывода отключается для снижения энергопотребления в режиме последовательной передачи данных. Переход в последовательный режим и остановка тактового сигнала показаны на рисунке 51. Тактовый сигнал можно остановить не ранее чем через 5 тактовых циклов после входа в последовательный режим. Когда тактовый сигнал недоступен, PHY должен активировать **сигнал dir**. После активации **сигнала dir** предусмотрен один цикл переключения шины данных, в течение которого значение на **выводе data** не является действительным. PHY начинает управлять сигналами последовательного режима сразу после завершения цикла переключения.

Если канал связи требует, чтобы тактовый генератор работал в последовательном режиме, он может установить сигнал ***ClockSuspendM*** в регистре **управления интерфейсом** перед входом в последовательный режим. Вход в последовательный режим при работающем тактовом генераторе показан на рисунке 52.




Рисунок 51 — Поведение интерфейса при переходе в последовательный режим и отключении тактового генератора




Рисунок 52 — Поведение интерфейса при переходе в последовательный режим при сохраняющемся питании тактового генератора

3.10.3 Выход из режима FsLsSerialMode

Когда канал связи обнаруживает высокий уровень сигнала **int**, он должен выйти ***из режима FsLsSerialMode***, активировав **сигнал stp**. После того как интерфейс ULPI вернется в синхронный режим, канал связи может прочитать регистр **защелки прерываний USB**, чтобы определить источник прерывания. Выход ***из режима FsLsSerialMode*** аналогичен выходу из режима пониженного энергопотребления, если тактовая частота не работает. Выход из ***режима FsLsSerialMode*** при остановке тактового генератора показан на рисунке 53.

Если тактовый генератор работает, Link подает сигнал PHY о выходе из ***режима FsLsSerialMode*** путем установки **сигнала stp**. PHY сбрасывает сигнал **dir** через один или более циклов после обнаружения установленного сигнала **stp**, как показано на рисунке 54. Link снимает **сигнал stp** в цикле, следующем за снятием сигнала **dir**. Как и в режиме низкого энергопотребления, в цикле, следующем за снятием сигнала **dir**, происходит один цикл разворота шины по **линии data**. Во время цикла разворота значение на **линии data** не является действительным. PHY прекращает подачу сигналов последовательного режима непосредственно перед циклом разворота.




Рисунок 53 — Поведение интерфейса при выходе из последовательного режима и остановке тактового генератора




Рисунок 54 — Поведение интерфейса при выходе из последовательного режима при работающих тактовых генераторах

3.11 Режим Carkit (опционально)

Этот режим выбирается, когда в регистре **управления интерфейсом** установлен бит ***CarkitMode***. Он позволяет каналу связи взаимодействовать через PHY с удаленным автомобильным комплектом с помощью сигналов UART. Дополнительную информацию об автомобильном комплекте см. в [Ссылке 6]. В случае противоречия между настоящей спецификацией и спецификацией автомобильного комплекта приоритет имеет спецификация автомобильного комплекта.

По умолчанию тактовый генератор отключается, когда PHY переходит в режим Carkit. Вход в режим Carkit и выход из него аналогичны режиму последовательной передачи данных. Если устройству требуется, чтобы тактовый генератор работал в режиме Carkit, оно может установить сигнал ***ClockSuspendM*** в регистре **управления интерфейсом** перед входом в режим Carkit.

Вывод **int** активируется при каждом возникновении несмаскированного события прерывания. Когда модуль Link обнаруживает высокий уровень на выводе **int**, он должен разбудить тактовый генератор (если тот находится в режиме отключения питания), активировав **сигнал stp**. Если тактовый генератор уже работает, модуль Link активирует **сигнал stp** на 1 такт, чтобы переключить интерфейс в синхронный режим. Когда PHY находится в синхронном режиме, модуль Link может считывать регистр **Carkit Interrupt Latch** для определения источника прерывания.

Сигнал	Соответствует	Направление	Описание
txd	**данные**(0)	IN	Сигнал UART TXD, выведенный на вывод **D**-.
rxd	**data**(1)	OUT	Сигнал UART RXD, выводимый с контакта **D**+.
зарезервирован	**data**(2)	-	Зарезервировано.
int	**data**(3)	OUT	Индикация прерывания с активным высоким уровнем. Должен устанавливаться при возникновении любого немаскированного прерывания.

Таблица 18 — Сопоставление сигналов Carkit

3.12 Защита входных сигналов PHY

По причинам, включая, но не ограничиваясь аппаратным сбросом или медленным включением питания, канал связи может оказаться неспособным правильно управлять интерфейсом ULPI. В таких случаях, когда **сигнал dir** на PHY снят, канал связи не может перевести **данные** в состояние ожидания 00h. Неизвестные значения на входных сигналах **данных** PHY могут инициировать нежелательную активность USB, запись в регистры, передачу данных по последовательному интерфейсу или передачу данных Carkit. По этой причине PHY должен постоянно защищать свои входы **данных**.

Для защиты от ложных команд на входах **данных** PHY должен иметь слабый подтягивающий резистор на **линии stp**. Всякий раз, когда уровень на **линии stp** неожиданно становится высоким, PHY предполагает, что канал не способен управлять интерфейсом, и должен перейти в состояние удержания. Находясь в состоянии удержания, PHY не должен интерпретировать команды на **входах данных** и не должен устанавливать **сигнал dir**, за исключением случаев, когда его внутренние тактовые генераторы теряют стабильность. Канал связи также может в любой момент установить **уровень stp** в «высокий», заставляя PHY прекратить интерпретацию команд на **линиях данных**. Когда PHY находится в состоянии ожидания, он может по желанию включить слабые подтягивающие резисторы на **линиях данных**, предотвращая их «плавание».

Все изменения RXCMD, происходящие в то время, пока PHY находится в режиме ожидания, должны быть заменены одним обновлением RX CMD, которое отправляется при выходе PHY из режима ожидания, когда шина ULPI становится доступной. Обновление RX CMD всегда должно передавать текущие значения RXCMD, а не предыдущие или устаревшие значения.

Если канал связи всегда может устанавливать **stp** и **данные** в известные значения, он может отключить функцию защиты, установив бит ***«Interface Protect Disable»*** в регистре **управления интерфейсом** в значение 1b. Это потенциально снижает энергопотребление.

Когда тактовый генератор работает, канал связи должен устанавливать **сигнал stp** в высокий уровень как минимум на один тактовый цикл перед прекращением управления интерфейсом ULPI, принудительно переводя PHY в состояние удержания для защиты его входов **данных**. Подтягивающий резистор в PHY будет удерживать **сигнал stp** в высоком уровне в последующих циклах. На рисунке 55 показан этот сценарий. Безопасная работа PHY не может быть гарантирована для реализаций, в которых канал связи не может установить **сигнал stp** в высокий уровень перед прекращением управления интерфейсом ULPI.




Рисунок 55 — Защита интерфейса PHY при работающем тактовом сигнале

Во время включения питания или когда тактовый генератор не работает, PHY всегда устанавливает **сигнал dir** в активный уровень, обеспечивая защиту своих входов **данных**. Как показано на рисунках 56 и 57, если **сигнал stp** находится в высоком состоянии в момент, когда PHY снимает **сигнал dir**, PHY немедленно переходит в состояние удержания и обеспечивает защиту своих входов **данных**. Когда канал связи переводит **сигнал stp** в низкое состояние, PHY немедленно начинает обработку сигналов на своих входах **данных**.

В дополнение к рис. 57: если PHY находится в режиме пониженного энергопотребления, когда канал связи прекращает управлять интерфейсом ULPI, подтяжка сигнала **stp** в высокий уровень автоматически выводит PHY из режима ожидания. Если канал связи не хочет, чтобы PHY автоматически выходил из режима ожидания, он должен установить **сигнал stp** в низкий уровень.




Рисунок 56 — Последовательность включения, когда PHY включается раньше канала связи. Интерфейс защищен.




Рисунок 57 — PHY автоматически выходит из режима пониженного энергопотребления при защищенном интерфейсе

Если **сигнал dir** находится в высоком состоянии, когда канал возобновляет управление интерфейсом ULPI, канал должен предположить, что PHY находится в режиме пониженного энергопотребления, и установить **сигнал stp** в высокое состояние для вывода PHY из этого режима, как показано на рисунке 58. Канал снимает **сигнал stp** в цикле после снятия сигнала **dir**. PHY начинает обработку входящих **данных** в цикле, когда сигналы **dir** и **stp** находятся в низком состоянии. Это также применимо при включении питания.




Рисунок 58 — Канал возобновляет управление шиной ULPI и активирует сигнал stp, поскольку тактовый генератор не работает

Как показано на рисунке 59, каналу связи разрешается устанавливать **сигнал stp** в низкий уровень во время включения питания, когда **dir** находится в высоком состоянии. Физический уровень (PHY) начинает обработку входящих **данных** после цикла разворота, когда **dir** снимается.




Рисунок 59 — Последовательность включения питания, когда канал включается раньше PHY (каналы, совместимые с ULPI 1.0)

4. Регистры

4.1 Карта регистров

Как показано в таблице 19, ULPI предоставляет набор регистров непосредственного доступа с 6-битным адресом, который является частью **байта команды передачи**. Также предусмотрен набор расширенных регистров с 8-битным адресом, для работы с которым требуется дополнительный такт. Набор регистров непосредственного доступа дублируется в нижней части расширенного адресного пространства. То есть чтение или запись по расширенному адресу «00XXXXXX» фактически будет осуществляться в наборе регистров непосредственного доступа. Физический уровень (PHY) должен поддерживать как операции с непосредственными, так и с расширенными регистрами. Применяется легенда доступа к регистрам из таблицы 20.

Название поля	Размер (бит)	Адрес (6 бит)			
		Rd	Wr	Установить	Сброс
Набор регистров непосредственных значений					
Идентификатор поставщика (младший разряд)	8	00h	-	-	-
Идентификатор поставщика Высокий	8	01h	-	-	-
Идентификатор товара Низкий	8	02 ч	-	-	-
Идентификатор продукта High	8	03h	-	-	-
Управление функциями	8	04-06h	04h	05h	06h
Управление интерфейсом	8	07–09h	07h	08h	09h
Управление OTG	8	0A–0Ch	0Ah	0Bh	0Ch
Включение прерывания USB по фронту нарастания	8	0D–0Fh	0Dh	0Eh	0Fh
Включение прерывания USB по спадающему фронту	8	10–12h	10h	11h	12h
Состояние прерываний USB	8	13h	-	-	-
Защелка прерываний USB	8	14h	-	-	-
Отладка	8	15 ч	-	-	-
Регистр с нуля	8	16–18h	16 ч	17 ч	18 ч
Управление автокомплектом (*опция*)	8	19-1Bh	19h	1 А·ч	1Bh
Задержка прерывания Carkit (*опционально*)	8	1Ch	1Ch		
Включение прерывания автомобильного комплекта (*опционально*)	8	1Dh–1Fh	1Dh	1Eh	1Fh
Состояние прерывания Carkit (*опционально*)	8	20h	-	-	-
Фиксатор прерывания Carkit (*опция*)	8	21h	-	-	-
Управление импульсами Carkit (*опция*)	8	22–24 ч	22 ч	23 ч	24 ч
Ширина импульса передачи (*опционально*)	8	25h	25h	-	-
Ширина отрицательной передачи (*опционально*)	8	26h	26h	-	-
Восстановление полярности при приёме (*опционально*)	8	27h	27h	-	-
Зарезервировано	8	28-2Eh			
Расширенный набор регистров доступа (см. ниже)	8	-	2Fh	-	-
Специфично для поставщика	8	30-3Fh			
Расширенный набор регистров		**Адрес (8 бит)**			
Сопоставляется с набором регистров непосредственных значений, указанным выше	8	00-3Fh			
Зарезервировано	8	40-7Fh			
Зависит от поставщика	8	80-FFh			

Таблица 19 — Карта регистров

Код доступа	Расширенное название	Значение
rd	Чтение	Регистр доступен для чтения. Только для чтения, если указан только этот режим.
wr	Запись	Шаблон на шине данных будет записан во все биты регистра.
s	Установка	Шаблон на шине данных объединяется по логическому «ИЛИ» с содержимым регистра и записывается в него.
c	Сброс	Шаблон на шине данных представляет собой маску. Если бит в маске установлен, то соответствующий бит регистра будет обнулен (очищен).

Таблица 20 — Условные обозначения доступа к регистрам

4.2 Набор регистров непосредственных значений

4.2.1 Идентификатор поставщика и идентификатор продукта

Адрес: 00h–03h Только для чтения.

Регистр	Биты	Доступ	Адрес	Сброс	Описание
Идентификатор поставщика (младший)	7:0	rd	00h	Фиксированный	Младший байт идентификатора поставщика, предоставленный USB-IF.
Идентификатор поставщика (старший байт)	7:0	rd	01h	Фиксированный	Старший байт идентификатора поставщика, предоставленный USB-IF.
Идентификатор продукта (младший байт)	7:0	rd	02h	Фиксированный	Младший байт идентификатора продукта, предоставленного поставщиком.
Идентификатор продукта (старший байт)	7:0	rd	03h	Фиксированный	Старший байт идентификатора продукта, предоставленный поставщиком.

Таблица 21 — Описание регистров идентификатора поставщика и идентификатора продукта

4.2.2 Управление функциями

Адрес: 04h–06h (чтение), 04h (запись), 05h (установка), 06h (сброс). Управляет настройками функций UTMI физического уровня (PHY).

Название поля	Бит	Доступ	Сброс	Описание
XcvrSelect	1:0	чт/зап/с/к	01b	Выбор требуемой скорости работы приемопередатчика. 00b : Включение приемопередатчика HS 01b : Включение приемопередатчика FS 10b : Включение приемопередатчика LS 11b : Включить приемопередатчик FS для пакетов LS (преамбула FS автоматически добавляется в начало)
TermSelect	2	чт/зап/с/к	0b	Управляет внутренним подтягивающим резистором 1,5 кОм и оконечными резисторами HS 45 Ом. Управление резисторами шины изменяется в зависимости от ***XcvrSelect***, ***OpMode***, ***DpPulldown*** и ***DmPulldown***, как показано в таблице 41. Поскольку периферийные устройства с низкой скоростью никогда не поддерживают полную или высокую скорость, установка резистора 1,5 кОм на D- для низкой скорости является необязательной.
OpMode	4:3	чт/зап/с/к	00b	Выбирает требуемый стиль кодирования битов во время передачи. 00b : Нормальный режим работы 01b : Без управления 10b : Отключить битовое заполнение и кодирование NRZI 11b : Опционально. Не добавлять автоматически SYNC и EOP при передаче. Должно использоваться только для пакетов HS.
Сброс	5	чт/зап/с/к	0b	Сброс приемопередатчика с активным высоким уровнем. После того как Link устанавливает этот бит, PHY должен активировать **dir** и выполнить сброс ядра UTMI+. По завершении сброса PHY отключает **dir** и автоматически сбрасывает этот бит. После отключения **dir** PHY должен повторно активировать **dir** и отправить обновление **RX CMD** в Link. Link должен дождаться снятия сигнала **dir**, прежде чем использовать шину ULPI. Не сбрасывает интерфейс ULPI или набор регистров ULPI.
SuspendM	6	чт/зап/с/к	1b	Принудительная приостановка работы PHY (активный низкий уровень). Переводит PHY в режим пониженного энергопотребления. PHY может отключить питание всех блоков, за исключением приемника полной скорости, компараторов OTG и выводов интерфейса ULPI. PHY должен автоматически установить этот бит в «1» при выходе из режима пониженного энергопотребления. 0b : Режим низкого энергопотребления 1b : Питание включено
Зарезервировано	7	чт/зап/с/к	0b	Зарезервировано.

Таблица 22 — Регистр управления функциями

4.2.3 Управление интерфейсом

Адрес: 07h–09h (чтение), 07h (запись), 08h (установка), 09h (сброс).

Включает альтернативные интерфейсы и функции PHY. Все биты в этом регистре представляют собой дополнительные функции PHY.

Название поля	Биты	Доступ	Сброс	Описание
6-контактный разъем FsLsSerialMode	0	rd/wr/s/c	0b	Переключает интерфейс ULPI в 6-контактный последовательный режим. Физический уровень (PHY) должен автоматически сбросить этот бит при выходе из последовательного режима. Поддержка данного режима является необязательной для любого физического уровня ULPI. Физический уровень (PHY), имеющий только 4 контакта для передачи данных, никогда не сможет поддерживать этот режим. 0b : Пакеты FS/LS передаются через параллельный интерфейс. 1b : Пакеты FS/LS передаются по 6-контактному последовательному интерфейсу.
3-контактный FsLsSerialMode	1	rd/wr/s/c	0b	Переключает интерфейс ULPI в 3-контактный последовательный режим. Физический уровень (PHY) должен автоматически сбросить этот бит при выходе из последовательного режима. Поддержка данного режима является опциональной для любого физического уровня ULPI. 0b : Пакеты FS/LS отправляются через параллельный интерфейс. 1b : Пакеты FS/LS передаются через 4-контактный последовательный интерфейс.
CarkitMode	2	rd/wr/s/c	0b	Изменяет интерфейс ULPI на интерфейс carkit. Физический уровень (PHY) должен автоматически сбросить этот бит при выходе из режима carkit. Поддержка этого режима является необязательной для любого физического уровня ULPI. Дополнительную информацию о carkit см. в [ссылке 6]. 0b : Отключить режим последовательного carkit. 1b : Включить режим последовательного carkit.
ClockSuspendM	3	rd/wr/s/c	0b	Принудительное отключение тактовой частоты с активным низким уровнем. Действует только в режимах «Serial» и «Carkit». Отключает питание только внутренней тактовой схемы [15] . Действует только при ***SuspendM*** = 1b. Физический уровень (PHY) должен игнорировать ***ClockSuspend***, когда ***SuspendM*** = 0b. По умолчанию тактовая частота не получает питания в режимах «Serial» и «Carkit». 0b : Тактовый генератор не будет получать питание в режимах Serial и Carkit. 1b : Тактовый генератор будет получать питание в режимах Serial и Carkit.
AutoResume	4	rd/wr/s/c	Xb	Позволяет физическому уровню (PHY) автоматически передавать сигналы возобновления. Любой PHY, который не может разбудить свой тактовый генератор менее чем за 1 мс, должен реализовывать эту функцию и иметь её включённой по умолчанию. Канал связи может отключить эту функцию при необходимости. Любой PHY, способный разбудить свой тактовый генератор менее чем за 1 мс, может опционально реализовать эту функцию, при этом по умолчанию она должна быть отключена. Более подробную информацию см. в спецификации USB, разделы 7.1.7.7 и 7.9.
Дополнительные индикаторы	5	rd/wr/s/c	0b	Указывает PHY инвертировать входной сигнал **ExternalVbusIndicator**, генерируя *комплементарный выходной* сигнал. Более подробную информацию см. в разделе 3.8.7.3 и на рисунке 45. 0b: PHY не будет инвертировать сигнал **ExternalVbusIndicator** (по умолчанию). 1b: PHY инвертирует сигнал **ExternalVbusIndicator**.

[15] Полезно для реализаций канала связи, которые переключаются в последовательный режим или режим carkit и не требуют источника тактовой частоты от PHY.

Имя поля	Биты	Доступ	Сброс	Описание
Индикатор PassThru	6	чт/зап/с/к	0b	Управляет тем, проходит ли *выходный сигнал «Complement»* проверку *внутреннего* компаратора *VbusValid* перед использованием в поле «Vbus State» команды **RX CMD**. Более подробную информацию см. в разделе 3.8.7.3 и на рисунке 45. 0b: сигнал *выхода «Complement»* проходит проверку *внутренним* компаратором *VbusValid*. 1b: сигнал *выхода «Complement»* не проверяется *внутренним* компаратором *VbusValid*.
Отключение защиты интерфейса	7	чт/зап/с/к	0b	Управляет схемой, встроенной в PHY, для защиты интерфейса ULPI, когда канал переходит в трисостояние для **сигналов stp** и **data**. Любые подтяжки по высокому или низкому уровню, используемые этой функцией, можно отключить. Этот бит не предназначен для влияния на работу режима удержания состояния. Более подробную информацию см. в разделе 3.12. 0b : Включает схему защиты интерфейса (по умолчанию). 1b : Отключает схему защиты интерфейса.

Таблица 23 — Регистр управления интерфейсом

4.2.4 Управление OTG

Адрес: 0Ah–0Ch (чтение), 0Ah (запись), 0Bh (установка), 0Ch (сброс). Управляет функциями UTMI+ OTG физического уровня (PHY).

Название поля	Биты	Доступ	Сброс	Описание
IdPullup	0	чт/зап/с/к	0b	Подключает подтяжку к линии **ID** и включает выборку [16] уровня сигнала. 0b : Отключить выборку по линии ID. 1b : Включить выборку по линии ID.
DpPulldown	1	чт/зап/с/к	1b	Включает подтягивающий резистор 15 кОм на **D**+. 0b: Подтягивающий резистор не подключен к **D**+. 1b : Понижающий резистор подключен к **D**+.
DmPulldown	2	чт/зап/с/к	1b	Включает резистор понижения напряжения 15 кОм на **выводе D**-. 0b : Резистор понижения напряжения не подключен к **выводу D**-. 1b : Понижающий резистор подключен к **D**-.
DischrgVbus	3	чт/зап/с/к	0b	Разрядка VBUS через резистор. В спецификации OTG [Ссылка 2] определено минимальное сопротивление 656 Ом. Если Link устанавливает этот бит в 1, он ожидает **RX CMD**, указывающего, что ***SessEnd*** перешел из состояния 0 в 1, а затем сбрасывает этот бит в 0, чтобы остановить разрядку. 0b : не разряжать VBUS 1b : разряжать VBUS
ChrgVbus	4	чт/зап/с/к	0b	Зарядка VBUS через резистор. Используется для импульсного режима SRP на VBUS. Минимальное выходное сопротивление 281 Ом при источнике напряжения 3,0 В — один из примеров, приведенных в спецификации OTG [Ссылка 2]. Link должен сначала проверить, что VBUS разряжен (см. бит ***DischrgVbus***), и что обе линии данных **D+** и **D-** находились в низком состоянии (SE0) в течение 2 мс. 0b : не заряжать VBUS 1b : заряжать VBUS
DrvVbus	5	чт/зап/с/к	0b	Подаёт сигнал внутреннему зарядному насосу или внешнему источнику питания для подачи напряжения 5 В на VBUS. 0b : не подавать сигнал на Vbus (по умолчанию) 1b : подать напряжение 5 В на Vbus
DrvVbus Внешний	6	чт/зап/с/к	0b	Выбор между внутренним и внешним источником питания 5 В для Vbus. Этот бит является опциональным и не требуется, если поддерживается только один источник питания Vbus. 0b : Питание Vbus с помощью внутреннего зарядного насоса (по умолчанию). Поддержка внутреннего зарядного насоса является опциональной. 1b : Питание Vbus от внешнего источника. Поддержка внешнего источника питания Vbus является опциональной.
Индикатор использования внешнего Vbus	7	чт/зап/с/к	0b	Указывает PHY использовать внешний индикатор перегрузки по току VBUS. Этот бит является опциональным. См. раздел 3.8.7.3. 0b: Использовать внутренний компаратор OTG (VA_VBUS_VLD) или внутренний индикатор корректности VBUS (по умолчанию). 1b: Использовать сигнал внешнего индикатора корректности VBUS

Таблица 24 — Регистр управления OTG

[16] Если реализованы регистры режима Carkit, подтягивающий резистор и схема обнаружения должны соответствовать [Ссылка 6].

4.2.5 Включение прерывания USB по фронту нарастания

Адрес: 0Dh–0Fh (чтение), 0Dh (запись), 0Eh (установка), 0Fh (сброс).

Если этот регистр установлен, его биты вызывают генерацию уведомления о прерывании при переходе соответствующего сигнала PHY из низкого уровня в высокий. По умолчанию разрешены все переходы. **Сигналы RxActive** и **RxError** всегда должны передаваться немедленно, поэтому они не включены в этот регистр. Схема прерываний может быть отключена от питания в любом режиме, если отключены как включение по нарастающему, так и по спадающему фронту. Чтобы обеспечить обнаружение прерываний при отключении **тактового** генератора, канал связи должен включать прерывания как по нарастающему, так и по спадающему фронту.

Название поля	Биты	Доступ	Сброс	Описание
Подъем сигнала «Отключение хоста»	0	rd/wr/s/c	1b	Генерирует уведомление о прерывании, когда уровень сигнала **Hostdisconnect** изменяется с низкого на высокий. Применимо только в режиме хоста (***DpPulldown*** и ***DmPulldown*** оба установлены в 1b).
VbusValid (повышение уровня)	1	rd/wr/s/c	1b	Генерировать уведомление о прерывании, когда уровень **VbusValid** изменяется с низкого на высокий.
SessValid (поднятие уровня)	2	rd/wr/s/c	1b	Генерировать уведомление о событии прерывания при переходе **сигнала SessValid** из низкого уровня в высокий. **SessValid** соответствует сигналу UTMI+ **AValid**.
SessEnd (поднятие уровня)	3	rd/wr/s/c	1b	Генерировать уведомление о событии прерывания, когда уровень сигнала **SessEnd** переходит из низкого состояния в высокое.
IdGnd, переход в высокий уровень	4	rd/wr/s/c	1b	Генерировать уведомление о событии прерывания, когда **IdGnd** изменяется с низкого уровня на высокий. **IdGnd** является действительным в течение 50 мс после установки ***IdPullup*** в 1b; в противном случае **IdGnd** не определено и должно игнорироваться.
Зарезервировано	7:5	rd/wr/s/c	0b	Зарезервировано.

Таблица 25 — Регистр «Включение прерывания USB» (на нарастающем фронте)

4.2.6 Включение прерывания USB по спадающему фронту

Адрес: 10h–12h (чтение), 10h (запись), 11h (установка), 12h (сброс).

Если этот регистр установлен, его биты вызывают генерацию уведомления о прерывании при переходе соответствующего сигнала PHY из высокого уровня в низкий. По умолчанию разрешены все переходы. **Сигналы RxActive** и **RxError** всегда должны передаваться немедленно, поэтому они не включены в этот регистр. Схема прерываний может быть отключена от питания в любом режиме, если отключены как включение по нарастающему, так и по спадающему фронту. Чтобы обеспечить обнаружение прерываний при отключении **тактового** генератора, канал связи должен включать прерывания как по нарастающему, так и по спадающему фронту.

Название поля	Биты	Доступ	Сброс	Описание
Сбой отключения хоста	0	rd/wr/s/c	1b	Генерирует уведомление о событии прерывания, когда уровень сигнала **Hostdisconnect** изменяется с высокого на низкий. Применимо только в режиме хоста.
VbusValid (падение уровня)	1	rd/wr/s/c	1b	Генерировать уведомление о прерывании, когда уровень сигнала **VbusValid** переходит из высокого состояния в низкое.
SessValid (падение уровня)	2	rd/wr/s/c	1b	Генерировать уведомление о событии прерывания, когда уровень сигнала **SessValid** переходит из высокого состояния в низкое. **Сигнал SessValid** соответствует сигналу UTMI+ **AValid**.
SessEnd (спадающий фронт)	3	rd/wr/s/c	1b	Генерировать уведомление о событии прерывания, когда уровень сигнала **SessEnd** переходит из высокого состояния в низкое.
IdGnd, падение уровня	4	rd/wr/s/c	1b	Генерировать уведомление о событии прерывания, когда **IdGnd** изменяется с высокого уровня на низкий. **IdGnd** является действительным в течение 50 мс после установки ***IdPullup*** в 1b; в противном случае **IdGnd** не определено и должно игнорироваться.
Зарезервировано	7:5	rd/wr/s/c	0b	Зарезервировано.

Таблица 26 — Регистр «USB Interrupt Enable Falling»

4.2.7 Состояние USB-прерывания

Адрес: 13h (только для чтения).

Указывает текущее значение сигнала источника прерывания. Схема прерываний может быть отключена в любом режиме, когда включение как по нарастающему, так и по спадающему фронту отключено. Чтобы обеспечить обнаружение прерываний при отключении **тактовой частоты**, канал должен включать прерывания как по нарастающему, так и по спадающему фронту.

Название поля	Биты	Доступ	Сброс	Описание
Отключение хоста	0	rd	0b	Текущее значение выхода UTMI+ **Hostdisconnect**. Применимо только в режиме хоста. Автоматически сбрасывается в 0b при входе в режим низкого энергопотребления.
VbusValid	1	rd	0b	Текущее значение выхода UTMI+ **VbusValid**.
SessValid	2	rd	0b	Текущее значение выхода UTMI+ **SessValid**. **SessValid** совпадает с UTMI+ **AValid**.
SessEnd	3	rd	0b	Текущее значение выхода UTMI+ **SessEnd**.
IdGnd	4	rd	0b	Текущее значение выхода UTMI+ **IdGnd**. **IdGnd** имеет значение в течение 50 мс после установки ***IdPullup*** в 1b, в противном случае **IdGnd** не определено и должно игнорироваться.
Зарезервировано	7:5	rd	Xb	Зарезервировано.

Таблица 27 — Регистр состояния прерываний USB

4.2.8 Защелка прерываний USB

Адрес: 14h (только для чтения с автоочисткой).

Эти биты устанавливаются PHY при появлении немаскированного изменения соответствующего внутреннего сигнала. PHY автоматически сбрасывает все биты при чтении этого регистра модулем Link или при переходе в режим пониженного энергопотребления. Модуль PHY также сбрасывает этот регистр при переходе в последовательный режим или режим Carkit, независимо от значения параметра ***ClockSuspendM***. Схема прерываний может быть отключена от питания в любом режиме, если включение по нарастающему и по спадающему фронту сигнала отключено. Чтобы обеспечить обнаружение прерываний при отключении **тактовой** частоты, модуль Link должен разрешить включение как по нарастающему, так и по спадающему фронту сигнала.

Физический уровень (PHY) должен следовать правилам, приведённым в таблице 29, при установке любого бита регистра фиксации. Важно отметить, что если данные чтения регистра возвращаются модулю Link в том же цикле, в котором должен быть установлен бит **фиксации прерываний USB**, условие прерывания сразу же указывается в данных чтения регистра, и бит фиксации не устанавливается.

Обратите внимание, что чтение регистра **защелки прерываний USB** в синхронном режиме для канала связи не является обязательным, поскольку байт **RX CMD** уже напрямую указывает на источник прерывания.

Название поля	Биты	Доступ	Сброс	Описание
Защелка отключения хоста	0	rd	0b	Устанавливается PHY в значение 1b при возникновении немаскированного события на **линии Hostdisconnect**. Сбрасывается при чтении этого регистра. Применимо только в режиме хоста.
Защелка VbusValid	1	rd	0b	Устанавливается PHY в значение 1b при возникновении несмаскированного события на **линии VbusValid**. Сбрасывается при чтении этого регистра.
Защелка SessValid	2	rd	0b	Устанавливается PHY в значение 1b при возникновении несмаскированного события на линии **SessValid**. Сбрасывается при чтении данного регистра. **SessValid** соответствует UTMI+ **AValid**.
Защелка SessEnd	3	rd	0b	Устанавливается PHY в значение 1b при возникновении немаскированного события на **линии SessEnd**. Сбрасывается при чтении этого регистра.
Защелка IdGnd	4	rd	0b	Устанавливается PHY в 1b при возникновении нескрытого события на **IdGnd**. Сбрасывается при чтении данного регистра. **IdGnd** является достоверным в течение 50 мс после установки ***IdPullup*** в 1b; в противном случае **IdGnd** не определено и должно игнорироваться.
Зарезервировано	7:5	rd	0b	Зарезервировано.

Таблица 28 — Регистр фиксации прерываний USB

Условия ввода		Результирующее значение бита регистра фиксации
Данные чтения регистра возвращаются в текущем тактовом цикле	**Бит фиксатора прерываний должен быть установлен в текущем тактовом цикле**	
Нет	Нет	0
Нет	Да	1
Да	Нет	0
Да	Да	0

Таблица 29 — Правила установки битов регистра фиксации прерываний

4.2.9 Отладка

Адрес: 15h (только для чтения).

Указывает текущее значение различных сигналов, полезных для отладки.

Название поля	Биты	Доступ	Сброс	Описание
LineState0	0	rd	0b	Содержит текущее значение **LineState**(0)
LineState1	1	rd	0b	Содержит текущее значение **LineState**(1)
Зарезервировано	7:2	rd	0b	Зарезервировано.

Таблица 30 — Регистр отладки

4.2.10 Регистр рабочей памяти

Адрес: 16h–18h (чтение), 16h (запись), 17h (установка), 18h (сброс).

Название поля	Биты	Доступ	Сброс	Описание
Скретч	7:0	чт/зап/с/к	00h	Пустой байт регистра для тестирования. Программное обеспечение может считывать, записывать, устанавливать и очищать этот регистр, при этом функциональность PHY не будет затронута.

Таблица 31 — Регистр Scratch

4.2.11 Управление Carkit

Адрес: 19h–1Bh (чтение), 19h (запись), 1Ah (установка), 1Bh (сброс).

Этот регистр является опциональным. Управляет работой схемы автомобильного комплекта в рамках физического уровня (PHY). Биты ***TxdEn*** и ***RxdEn*** игнорируются, если бит ***CarkitMode*** в регистре ***управления интерфейсом*** не установлен. Если бит ***CarkitMode*** установлен, а бит ***RxdEn*** не установлен, то вывод data(1) удерживается в состоянии логического «высокого» уровня.

Дополнительную информацию об автомобильном комплекте см. в [Ссылка 6].

Название поля	Биты	Доступ	Сброс	Описание
CarkitPwr	0	чт/зап/с/к	0b	Обеспечивает питание схемы автомобильного комплекта.
IdGndDrv	1	чт/зап/с/к	0b	Подключает вывод ID к земле.
TxdEn	2	чт/зап/с/к	0b	Перенаправляет сигнал TXD с вывода data(0) на вывод **D**-.
RxdEn	3	чт/зап/с/к	0b	Перенаправляет сигнал RXD с вывода **D+** на вывод data(1).
SpkLeftEn	4	чт/зап/с/к	0b	Перенаправляет аудиосигнал с вывода SPKR_L на вывод **D**-.
SpkRightEn	5	чт/зап/с/к	0b	Перенаправляет аудиосигнал с вывода SPKR_MIC на вывод **D**+.
MicEn	6	чт/зап/с/к	0b	Перенаправляет аудиосигнал с вывода **D+** на вывод SPKR_MIC.
Зарезервировано	7	-	Xb	Зарезервирован.

Таблица 32 — Регистр управления автомобильным комплектом

4.2.12 Задержка прерывания Carkit

Адрес: 1Ch (чтение), 1Ch (запись).

Этот регистр является опциональным. Когда автомобильный комплект прерывает работу телефона, он удерживает **уровень сигнала D+** в низком состоянии в течение длительного периода времени. Согласно [Ссылке 6], телефон должен обнаружить прерывание, если **уровень сигнала D+** находится ниже порогового напряжения VPH_DP_LO в течение времени TPH_DP_INT.

Таймер прерывания автомобильного комплекта в физическом уровне (PHY) включается всякий раз, когда установлен бит ***CarIntDet*** в регистре **разрешения прерывания автомобильного комплекта**. Если он включен, таймер прерывания автомобильного комплекта инкрементируется, когда напряжение **D+** находится ниже VPH_DP_LO. Если напряжение **D+** превышает VPH_DP_LO, таймер прерывания автомобильного комплекта сбрасывается. Таймер прерываний Carkit должен сбрасываться, когда **напряжение D+** превышает VPH_DP_LO в течение интервала, равного TCR_INJ_WDTH.

Когда таймер прерываний Carkit достигает значения, сохраненного в регистре ***CarIntDly***, бит ***CarIntDet*** в регистре **фиксации прерываний Carkit** устанавливается, и генерируется прерывание.

Название поля	Биты	Доступ	Сброс	Описание
CarIntDly	7:0	чт/зап	18h	Устанавливает время прерывания в единицах по 0,25 мс.

Таблица 33 — Регистр задержки прерывания Carkit

4.2.13 Включение прерываний Carkit

Адрес: 1Dh–1Fh (чтение), 1Dh (запись), 1Eh (установка), 1Fh (сброс).

Этот регистр является опциональным. Если он установлен, биты в этом регистре вызывают генерацию уведомления о прерывании при изменении соответствующего сигнала PHY. По умолчанию все биты в этом регистре сброшены.

Дополнительную информацию об автомобильном комплекте см. в [Ссылке 6].

Название поля	Биты	Доступ	Сброс	Описание
IdFloat Rise	0	чт/зап/с/к	0b	Генерировать уведомление о прерывании, когда состояние вывода **ID** изменяется с «неплавающего» на «плавающее». Бит ***IdPullup*** в регистре ***управления OTG*** должен быть установлен, а схема подтяжки и обнаружения **ID** должна соответствовать описанной в [Ссылка 6].
IdFloat Fall	1	чт/зап/с/к	0b	Генерировать уведомление о прерывании, когда состояние вывода **ID** изменяется с «плавающего» на «неплавающее». Бит ***IdPullup*** в регистре **управления OTG** должен быть установлен, а схема подтяжки и обнаружения **ID** должна соответствовать описанной в [Ссылка 6].
CarIntDet	2	чт/зап/с/к	0b	Генерировать уведомление о прерывании, когда таймер прерываний Carkit достигает значения, сохраненного в регистре **задержки прерываний Carkit**.
CarDp Rise	3	чт/зап/с/к	0b	Генерировать уведомление о событии прерывания, когда нарастающее напряжение на линии **D+** пересекает пороговое значение VPH_DP_LO.
CarDp Fall	4	чт/зап/с/к	0b	Генерировать уведомление о событии прерывания, когда напряжение на линии **D+** при спаде пересекает пороговое значение VPH_DP_LO.
Зарезервировано	7:5	чт/зап/с/к	0b	Зарезервировано.

Таблица 34 — Регистр включения прерываний Carkit

4.2.14 Состояние прерываний Carkit

Адрес: 20h (только для чтения).

Этот регистр является опциональным. При поступлении уведомления о событии прерывания Carkit устройство связи может прочитать этот регистр, чтобы определить, какое событие вызвало прерывание.

Дополнительную информацию об автомобильном комплекте см. в [Ссылке 6].

Название поля	Биты	Доступ	Сброс	Описание
IdFloat	0	rd	0b	Активируется, когда вывод **ID** находится в плавающем состоянии.
CarIntDet	1	rd	0b	Устанавливается, когда бит ***CarIntDet*** в регистре **защелки прерываний Carkit** установлен.
CarDp	2	rd	0b	Устанавливается, когда напряжение на линии **D+** превышает пороговое значение VPH_DP_LO.
Зарезервировано	7:3	rd	0b	Зарезервировано.

Таблица 35 — Регистр состояния прерываний Carkit

4.2.15 Защелка прерываний Carkit

Адрес: 21h (только для чтения с автоматической очисткой).

Этот регистр является опциональным. Эти биты устанавливаются PHY при возникновении немаскированного события Carkit. PHY автоматически сбрасывает все биты, когда Link считывает этот регистр или при переходе в режим низкого энергопотребления.

Модуль PHY должен соблюдать правила, приведенные в таблице 29, при установке любого бита регистра фиксатора. Важно отметить, что если данные чтения регистра возвращаются модулю Link в том же цикле, в котором должен быть установлен бит **фиксатора прерывания Carkit**, условие прерывания сразу же фиксируется в данных чтения регистра, а бит фиксатора не устанавливается.

Дополнительную информацию об автомобильном комплекте см. в [Ссылка 6].

Название поля	Биты	Доступ	Сброс	Описание
IdFloat Latch	0	rd	0b	Активируется, если установлен бит ***IdFloat Rise*** в регистре **разрешения прерываний Carkit**, и состояние линии **ID** изменяется с «неплавающего» на «плавающее». Также активируется, если установлен бит ***IdFloat Fall*** в регистре **разрешения прерываний Carkit**, и состояние линии **ID** изменяется с «плавающего» на «неплавающее».
Защелка CarIntDet	1	rd	0b	Устанавливается, если бит ***CarIntDet*** в регистре **Carkit Interrupt Enable** установлен, и таймер прерываний Carkit достигает значения, сохраненного в регистре **Carkit Interrupt Delay**.
Защелка CarDp	2	rd	0b	Устанавливается, если бит ***CarDp Rise*** в регистре **разрешения прерываний Carkit** установлен, и уровень на линии **D+** поднимается выше порогового значения VPH_DP_LO. Также устанавливается, если бит ***CarDp Fall*** установлен, и уровень на линии **D+** опускается ниже порогового значения VPH_DP_LO.
Зарезервировано	7:3	rd	0b	Зарезервировано.

Таблица 36 — Регистр фиксации прерываний Carkit

4.2.16 Управление импульсами Carkit

Адрес: 22h–24h (чтение), 22h (запись), 23h (установка), 24h (сброс).

Этот регистр является опциональным. Он управляет работой функции передачи данных Carkit во время воспроизведения аудио в рамках PHY. Биты ***TxPlsEn*** и ***RxPlsEn*** игнорируются, если бит ***CarkitMode*** в регистре **управления интерфейсом** не установлен.

Дополнительную информацию об автомобильном комплекте см. в [Ссылке 7].

Название поля	Биты	Доступ	Сброс	Описание
TxPlsEn	0	чт/зап/с/к	0b	Включает передачу данных во время аудиоимпульса
RxPlsEn	1	чт/зап/с/к	0b	Включает прием данных во время аудиоимпульса
SpkrLeftBiasEn	2	чт/зап/с/к	0b	Включает смещение для левого динамика.
SpkrRightBiasEn	3	чт/зап/с/к	0b	Включает смещение для правого динамика.
Зарезервировано	7:4	-	0000b	Зарезервировано.

Таблица 37 — Управление импульсами Carkit

TxPlsEn
Если бит ***TxPlsEn*** установлен, а бит ***SpkLeftEn*** в регистре **управления Carkit** установлен, то PHY должен выводить положительный импульс, за которым следует отрицательный импульс, на линию D- после каждого нарастающего или спадающего фронта на

линии **data**(0). При генерации такой пары импульсов модуль PHY должен выполнять шаги, определенные в спецификации Carkit [Ссылка 6]. Приведенный ниже перечень шагов содержит информацию о замысле спецификации Carkit.

- перевести в состояние «три-стейт» буфер динамика, управляющий линией D-
- установить на линии D- напряжение 3,3 В ± 10 %
- ожидать в течение времени, указанного в регистре **«Transmit Positive Width»**
- подавать на линию D- сигнал на массу
- ожидать в течение времени, указанного в регистре **«Transmit Negative Width»**
- прекратить подачу сигнала на линию D- на массу
- включить буфер динамика, управляющий линией D-

RxPlsEn
Если бит ***RxPlsEn*** установлен, а бит ***MicEn*** в регистре **управления автомобильным комплектом (Carkit Control)** установлен, то PHY должен переключать выход данных (1) каждый раз при обнаружении спадающего фронта на линии D+, который пересекает порог прерывания автомобильного комплекта VPH_DP_LO. Если бит ***RxPlsEn*** установлен, должен быть включен таймер **восстановления полярности приема**.

4.2.17 Ширина положительного импульса передачи

Адрес: 25h (чтение), 25h (запись)

Этот регистр является опциональным. Он определяет ширину положительного импульса, выводимого на линию D-, когда установлен бит ***TxPlsEn***. Время измеряется в единицах периодов тактовой частоты 60 МГц. Минимальное значение ***TxPosWdth,*** которое должно поддерживаться, составляет 8. Максимальное значение ***TxPosWdth,*** которое должно поддерживаться, составляет 64.

Дополнительную информацию о carkit см. в [Ссылка 6].

Название поля	Биты	Доступ	Сброс	Описание
TxPosWdth	7:0	чт/зап	10h	Ширина положительного импульса передачи

Таблица 38 — Ширина положительного импульса передачи

4.2.18 Ширина отрицательного импульса при передаче

Адрес: 26h (чтение), 26h (запись)

Этот регистр является опциональным. Он определяет ширину отрицательного импульса, выводимого на линию D-, когда установлен бит ***TxPlsEn***. Время измеряется в единицах периода тактовой частоты 60 МГц. Минимальное значение ***TxNegWdth,*** которое должно поддерживаться, составляет 8. Максимальное значение ***TxNegWdth,*** которое должно поддерживаться, составляет 64.

Дополнительную информацию о carkit см. в [Ссылка 6].

Название поля	Биты	Доступ	Сброс	Описание
TxNegWdth	7:0	чт/зап	20h	Ширина отрицательного импульса передачи

Таблица 39 — Ширина отрицательного импульса при передаче

4.2.19 Восстановление полярности при приеме

Адрес: 27h (чтение), 27h (запись). Этот

регистр является опциональным.

Если в Carkit [Ссылка 6] включена функция передачи данных во время воспроизведения аудио, то Carkit отправляет данные UART на телефон, преобразуя сигнал UART с кодировкой «без возврата к нулю» (NRZ) в последовательность импульсов и передавая

эти импульсы поступают в телефон по линии D+. Затем физический уровень (PHY) в телефоне преобразует эти импульсы обратно в сигнал NRZ UART, переключая состояние линии **данных** (1) при каждом получении импульса. Если бы физический уровень (PHY) по ошибке пропустил импульс или обнаружил лишний импульс, то полярность на линии **данных** (1) была бы неверной. Чтобы выйти из этого состояния, PHY автоматически сбрасывает полярность линии **данных** (1) в логический высокий уровень всякий раз, когда полярность линии данных (1) находится в логическом низком уровне в течение времени, указанного в регистре **восстановления полярности приёма**.

Восстановление полярности приёма активно только в том случае, если установлен бит ***RxPlsEn*** в регистре **управления импульсами Carkit**. Время измеряется в единицах по 0,25 мс. Минимальное значение ***RxPolRcvry,*** которое должно поддерживаться, равно 1. Максимальное значение ***RxPolRcvry,*** которое должно поддерживаться, равно 255.

Дополнительную информацию об автомобильном комплекте см. в [Ссылка 6].

Название поля	Биты	Доступ	Сброс	Описание
RxPolRcvry	7:0	чт/зап	02h	Время восстановления полярности при приеме

Таблица 40 — Восстановление полярности при приеме

4.2.20 Зарезервировано

Адрес: 28h–2Eh.
Эти регистры зарезервированы для использования в будущем.

4.2.21 Доступ к расширенному набору регистров

Адрес: 2Fh (чтение/запись).
Обеспечивает доступ к расширенному набору регистров. См. раздел 3.8.3.4, где приводится объяснение доступа к расширенным регистрам.

4.2.22 Специфические для производителя

Адрес: 30h–3Fh.
Выделено для использования, зависящего от производителя.

4.3 Расширенный набор регистров

Адреса от 00h до 3Fh расширенного набора регистров напрямую сопоставляются с набором регистров непосредственных операндов, определённым в разделе 4.2. Операции чтения, записи, установки или сброса по расширенным адресам от 00h до 3Fh действуют на набор регистров непосредственных операндов. Адреса от 40h до 7Fh зарезервированы для использования в будущем. Адреса от 80h до FFh выделены для использования, специфичного для производителя.

4.4 Настройки регистров для всех режимов передачи сигналов в восходящем и нисходящем направлениях

В таблице 41 показано, какие настройки регистров должны быть применены каналом связи (Link) для достижения желаемого режима сигнализации. Физический уровень (PHY) должен генерировать правильную сигнализацию, автоматически добавляя SYNC в начало и EOP в конец, как того требует протокол. В таблице также показано, какие резисторы включаются в результате настроек регистров. Внутри физического уровня (PHY) концептуально существуют следующие сигналы. Все сигналы резисторов имеют активный высокий уровень: значение 1b включает резистор, значение 0b — отключает его.

- **rpu_dp_en** включает подтягивающий резистор 1,5 кОм на **D+**
- **rpu_dm_en** включает подтягивающий резистор 1,5 кОм на **D-**
- **rpd_dp_en** включает подтягивающий резистор 15 кОм на **D+**
- **rpd_dm_en** включает подтягивающий резистор 15 кОм на **D-**
- **hsterm_en** включает терминационные резисторы 45 Ом на **D+** и **D-**

Режим передачи сигналов	Настройки регистров					Настройки резисторов				
	XcvrSelect	*TermSelect*	*Режим работы*	*DpPulldown*	*DmPulldown*	rpu_dp_en	rpu_dm_en	rpd_dp_en	rpd_dm_en	hsterm_en
Общие настройки										
Драйверы с тремя состояниями	XXb	Xb	01b	Xb	Xb	0b	0b	0b	0b	0b
Питание включено или Vbus < Vth(SESSEND)	01b	0b	00b	1b	1b	0b	0b	1b	1b	0b
Настройки хоста										
Чирп хоста	00b	0b	10b	1b	1b	0b	0b	1b	1b	1b
Высокоскоростной хост	00b	0b	00b	1b	1b	0b	0b	1b	1b	1b
Хост, полная скорость	X1b	1b	00b	1b	1b	0b	0b	1b	1b	0b
Приостановка HS/FS хоста	01b	1b	00b	1b	1b	0b	0b	1b	1b	0b
Резюме хоста HS/FS	01b	1b	10b	1b	1b	0b	0b	1b	1b	0b
Низкоскоростной порт хоста	10b	1b	00b	1b	1b	0b	0b	1b	1b	0b
Приостановка работы хоста на низкой скорости	10b	1b	00b	1b	1b	0b	0b	1b	1b	0b
Возобновление работы хоста на низкой скорости	10b	1b	10b	1b	1b	0b	0b	1b	1b	0b
Хост Test_J/Test_K	00b	0b	10b	1b	1b	0b	0b	1b	1b	1b
Настройки периферийных устройств										
Звуковой сигнал периферийного устройства	00b	1b	10b	0b	0b	1b	0b	0b	0b	0b
Периферийный высокоскоростной	00b	0b	00b	0b	0b	0b	0b	0b	0b	1b
Периферийный интерфейс полной скорости	01b	1b	00b	0b	0b	1b	0b	0b	0b	0b
Приостановка периферийного HS/FS	01b	1b	00b	0b	0b	1b	0b	0b	0b	0b
Продолжение раздела «Периферийные устройства HS/FS»	01b	1b	10b	0b	0b	1b	0b	0b	0b	0b
Низкоскоростная периферия	10b	1b	00b	0b	0b	0b	1b	0b	0b	0b
Приостановка работы периферийных устройств с низкой скоростью	10b	1b	00b	0b	0b	0b	1b	0b	0b	0b
Возобновление работы периферийных устройств на низкой скорости	10b	1b	10b	0b	0b	0b	1b	0b	0b	0b
Тест периферийных устройств_J/Тест_K	00b	0b	10b	0b	0b	0b	0b	0b	0b	1b
Устройство OTG, периферийный чирп	00b	1b	10b	0b	1b	1b	0b	0b	1b	0b
Устройство OTG, периферийное Hi-Speed	00b	0b	00b	0b	1b	0b	0b	0b	1b	1b
Устройство OTG, периферийное, полная скорость	01b	1b	00b	0b	1b	1b	0b	0b	1b	0b
Устройство OTG, приостановка периферийного HS/FS	01b	1b	00b	0b	1b	1b	0b	0b	1b	0b
Устройство OTG, возобновление работы периферийных устройств HS/FS	01b	1b	10b	0b	1b	1b	0b	0b	1b	0b
Устройство OTG, тест периферийных устройств_J/тест_K	00b	0b	10b	0b	1b	0b	0b	0b	1b	1b

Таблица 41 — Режимы передачи сигналов в восходящем и нисходящем направлениях

5. Разъем T&MT

5.1 Общие сведения

В данной главе описывается механический и электрический интерфейс тестера трансивера и макроячейки (T&MT) для тестирования физического уровня (PHY) ULPI. T&MT, как правило, представляет собой плату FPGA/ASIC канала связи ULPI, к которой подключается дочерняя плата PHY (испытуемый объект, UUT).

В данной главе показаны дочерняя плата и расположение соединительного разъема. Распределение выводов разъема описано с использованием соглашения об именовании интерфейса UTMI+ Low Pin Interface и исходной спецификации T&MT [Ссылка 7].

Интерфейс ULPI T&MT обладает следующими характеристиками:

- 100-контактный разъем Amp.
- Обеспечивает совместимость с распиновкой разъемов UTMI и UTMI+ T&MT там, где это возможно.
- Обеспечивает маршрутизацию всех выводов цифрового интерфейса ULPI между каналами Link и PHY.
- Предоставляет 15 выводов ввода-вывода общего назначения для функций, специфичных для конкретного производителя.
- Несколько контактов питания и заземления.
- Переключаемое управление питанием VBUS.
- Определяет отдельные выводы напряжения ввода-вывода. Напряжение ввода-вывода зависит от производителя. Типичные напряжения ввода-вывода: 3,3 ±0,3 В и 1,8 ±0,15 В.

5.2 Технические характеристики дочерней платы (испытуемого устройства)

Микросхема PHY расположена на дочерней плате. Размеры дочерней платы приведены в спецификации T&MT [ссылка 7]. Пример дочерней платы и соединительной платы на базе PCI показан на рисунке 60. Обратите внимание на ориентацию 100-контактного разъема Amp и разъема USB.




Рис. 60 — Рекомендуемая конфигурация дочерней платы (не в масштабе)

Если рассматривать дочернюю плату с задней стороны разъема Amp (со стороны гнезда USB), а разъем Amp находится внизу, номера контактов разъема приведены в таблице 42. Контакты, обозначенные синим цветом, являются контактами заземления, красным — контактами питания, а зеленым — контактами питания ввода-вывода.

49	47	45	43	41	39	37	35	33	31	29	27	25	23	21	19	17	15	13	11	9	7	5	3	1
50	48	46	44	42	40	38	36	34	32	30	28	26	24	22	20	18	16	14	12	10	8	6	4	2
99	97	95	93	91	89	87	85	83	81	79	77	75	73	71	69	67	65	63	61	59	57	55	53	51
100	98	96	94	92	90	88	86	84	82	80	78	76	74	72	70	68	66	64	62	60	58	56	54	52

Таблица 42 — Вид выводов разъема T&MT

Расположение выводов разъема Amp на дочерней плате приведено в таблице 43. Описание каждого вывода приведено в таблице 44.

1	GPIO0	26	GPIO1	51	GND	76	GND
2	GND	27	GND	52	sys_clk	77	Зарезервировано
3	GPIO2	28	VBUS_out	53	GND	78	GPIO14
4	GND	29	GPIO3	54	GND	79	Зарезервировано
5	GPIO4	30	Зарезервировано	55	Зарезервировано	80	GND
6	GPIO5	31	данные7	56	GPIO6	81	VIO
7	GPIO7	32	GND	57	VDD	82	данные6
8	VDD	33	data5	58	GPIO8	83	данные4
9	GND	34	данные3	59	Зарезервировано	84	GND
10	Зарезервировано	35	GND	60	Зарезервировано	85	данные2
11	GPIO9	36	данные1	61	GPIO10	86	данные0
12	GPIO11	37	Зарезервировано	62	GND	87	VIO
13	GND	38	VIO	63	GPIO12	88	Зарезервировано
14	Зарезервировано	39	GND	64	Зарезервировано	89	Зарезервировано
15	SPKR_L	40	Зарезервировано	65	GND	90	тактовый сигнал
16	VDD	41	Зарезервировано	66	Зарезервировано	91	Зарезервировано
17	сброс	42	Зарезервировано	67	Зарезервировано	92	GND
18	Зарезервировано	43	GND	68	GND	93	Зарезервировано
19	Зарезервировано	44	Зарезервировано	69	VDD	94	Зарезервировано
20	Зарезервировано	45	SPKR_MIC	70	dir	95	GND
21	GND	46	GND	71	nxt	96	stp
22	Зарезервировано	47	VBUS_in	72	Зарезервировано	97	Зарезервировано
23	Зарезервировано	48	Зарезервировано	73	GND	98	Зарезервировано
24	GND	49	dc_psnt_n	74	Зарезервировано	99	Зарезервировано
25	Зарезервировано	50	GPIO13	75	Зарезервировано	100	psu_shd_n

Таблица 43 — Расположение выводов разъема T&MT

Название	Направление на тестируемом устройстве	Активный уровень	Описание
Тактовый сигнал	B/B	не применимо	Вывод тактовой частоты. Может быть выводом из PHY и/или входом от канала связи.
data0-7	B/B	не применимо	Двунаправленная шина **данных** ULPI.
dir	Выход	Высокий	Сигнал **dir** протокола ULPI.
stp	Вход	не применимо	Сигнал ULPI **stp**.
nxt	Выход	не применимо	Сигнал **nxt** протокола ULPI.
reset	Вход	Высокий	Дополнительный вывод сброса.
dc_psnt_n	Выход	Низкий	При низком уровне модуль Link определяет наличие дочерней платы. Требуется понижающий резистор сопротивлением 200 Ом
psu_shd_n	Вход	Низкий	При низком уровне блок питания PHY отключается, и питание может подаваться от Link через контакты разъема T&MT.
sys_clk	Вход	не применимо	Дополнительный входной тактовый сигнал, специфичный для поставщика.
Зарезервирован	B/B	не применимо	Зарезервировано.
GPIO0–14	B/B	не применимо	Входы/выходы общего назначения. Резервные соединения между тестируемым устройством (UUT) и оборудованием для тестирования и измерения (T&MT).
GND	B/B	не применимо	Плоскость заземления.
VBUS_in	B/B	не применимо	Используется модулем Link для мониторинга вывода VBUS разъема USB.
VBUS_out	B/B	не применимо	Питание 5 В от модуля Link. Используется в основном модулем PHY для управления VBUS. Модуль Link управляет VBUS с помощью бита регистра ***DrvVbusExternal*** в модуле PHY.
VDD	B/B	не применимо	Источник питания PHY.
VIO	B/B	не применимо	Источник питания кольца контактных площадок, специфичный для производителя. Напряжение на VIO определяет пороги переключения сигналов интерфейса ULPI.
SPKR_L	Вход	не применимо	В монорежиме автомобильного комплекта принимает монофонический сигнал динамика. В стереорежиме автомобильного комплекта принимает сигнал левого динамика.
SPKR_MIC	B/B	не применимо	В монорежиме автомобильного комплекта выводит сигнал микрофона. В стереорежиме автомобильного комплекта принимает сигнал правого динамика.

Таблица 44 — Описание контактов T&MT